数字电子技术课后的题目问题详解.doc

《数字电子技术课后的题目问题详解.doc》由会员分享，可在线阅读，更多相关《数字电子技术课后的题目问题详解.doc（19页珍藏版）》请在三一办公上搜索。

1、第1单元 能力训练检测题 共100分，120分钟一、填空题：每空0.5分，共20分1、由二值变量所构成的因果关系称为逻辑关系。能够反映和处理逻辑关系的数学工具称为逻辑代数。2、在正逻辑的约定下，“1表示高电平，“0表示低电平。3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。在逻辑关系中，最根本的关系是与逻辑、或逻辑和非逻辑。4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。十进制计数各位的基数是10，位权是10的幂。5、8421BCD码和2421码是有权码；余3码和格雷码是无权码。6、进位计数制是表示数值大小的各种方法的统称。一般

2、都是按照进位方式来实现计数的，简称为数制。任意进制数转换为十进制数时，均采用按位权展开求和的方法。7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整 法。8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。9、逻辑代数的根本定律有交换律、结合律、分配律、反演律和非非律。10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。13、卡诺图是将代表最小项的小方格按相邻原如此排列而构成的方块图。卡诺图的画图规如此：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。

3、14、在化简的过程中，约束项可以根据需要看作1或0。二、判断正误题每一小题1分，共10分1、奇偶校验码是最根本的检错码，用来使用PCM方法传送讯号时防止出错。 对 2、异或函数与同或函数在逻辑上互为反函数。 对 3、8421BCD码、2421BCD码和余3码都属于有权码。 错 4、二进制计数中各位的基是2，不同数位的权是2的幂。 对 3、每个最小项都是各变量相“与构成的，即n个变量的最小项含有n个因子。 对 4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。 错 5、逻辑函数F=A+B+C+B已是最简与或表达式。 错 6、利用约束项化简时，将全部约束项都画入卡诺图，可得到函数的最简

4、形式。 错 7、卡诺图中为1的方格均表示逻辑函数的一个最小项。 对 8、在逻辑运算中，“与逻辑的符号级别最高。 对 9、标准与或式和最简与或式的概念一样。 对 10、二极管和三极管在数字电路中可工作在截止区、饱和区和放大区。 错 三、选择题每一小题2分，共20分1、逻辑函数中的逻辑“与和它对应的逻辑代数运算关系为B。A、逻辑加B、逻辑乘 C、逻辑非2、十进制数100对应的二进制数为C。A、1011110 B、1100010C、1100100 D、110001003、和逻辑式表示不同逻辑关系的逻辑式是B。A、B、C、D、4、数字电路中机器识别和常用的数制是A。A、二进制B、八进制 C、十进制D、

5、十六进制5、以下表达式中符合逻辑运算法如此的是 D 。 A、CC=C2B、1+1=10 C、01 D、A+1=16、A+BC= C 。A、A+BB、A+C C、A+BA+C D、B+C7、在 D 输入情况下，“与非运算的结果是逻辑0。 A、全部输入是0 B、任一输入是0 C、仅一输入是0 D、全部输入是18、逻辑变量的取值和可以表示 ABCD 。 A、开关的闭合、断开 B、电位的高、低 C、真与假 D、电流的有、无9、求一个逻辑函数F的对偶式，可将F中的 ABD 。A .“换成“+，“+换成“ B、原变量换成反变量，反变量换成原变量C、变量不变 D、常数中“0换成“1，“1换成“010、在 B

6、CD 输入情况下，“或非运算的结果是逻辑0。 A、全部输入是0 B、全部输入是1 C、任一输入为0，其他输入为1 D、任一输入为1四、简述题每一小题4分，共16分1、逻辑代数与普通代数有何异同？答：逻辑代数中仅含有0和1两个数码，普通代数含有的数码是09个，逻辑代数是逻辑运算，普通代数是加、减、乘、除运算。2、是最小项？最小项具有性质？答：一个具有n个逻辑变量的与或表达式中，假如每个变量以原变量或反变量形式仅出现一次，就可组成2n个“与项，我们把“与项称为n个变量的最小项，分别记为mn。最小项具备如下性质：对于任意一个最小项，只有一组变量取值使它的值为1,而变量取其余各组值时，该最小项均为0。

7、任意两个不同的最小项之积恒为0。变量全部最小项这和恒等于1。3、在我们所介绍代码X围内，哪些属于有权码？哪些属于无权码？答：8421BCD码和2421BCD码属于有权码，余3码和格雷码属于无权码。4、试述卡诺图化简逻辑函数的原如此和步骤。答：利用卡诺图化简逻辑函数式的步骤：根据变量的数目，画出相应方格数的卡诺图；根据逻辑函数式，把所有为“1的项画入卡诺图中；用卡诺圈把相邻最小项进展合并，合并时就遵照卡诺圈最大化原如此；根据所圈的卡诺圈，消除圈内全部互非的变量，每一个圈作为一个“与项，将各“与项相或，即为化简后的最简与或表达式。五、计算题共34分1、用代数法化简如下逻辑函数12分解：解：解：解：

8、2、用卡诺图化简如下逻辑函数8分卡诺图略3、完成如下数制之间的转换8分36510 101101101 2555 816D 1611101.1229.510 35.481D.81657.62510(111001.101)2=71.5 8 39.A 164、完成如下数制与码制之间的转换6分471001111010 余3码 01000111 8421码3D16 00101011格雷码25.2510 00100101.00120101 8421BCD00101011.001010112421BCD31.28第2单元 能力训练检测题 共100分，120分钟一、填空题：每空0.5分，共23分1、根本逻辑关

9、系的电路称为逻辑门，其中最根本的有与门、或门和非门。常用的复合逻辑门有与非门、或非门、与或非门、异或门和同或门。2、TTL集成电路的子系列中，74S表示肖特基系列，74L表示低功耗系列、74LS表示低功耗肖特基系列。3、CMOS集成电路是由增强型PMOS 管和增强型NMOS管组成的互补对称MOS门电路，其中CC4000系列和高速系列是它的主要子系列。4、功能为“有0出1、全1出0的门电路是与非门；具有“有1出1，全0出0功能的门电路是或门；实际中集成与非门应用的最为普遍。5、普通的TTL与非门具有图腾结构，输出只有高电平“1和低电平“0两种状态；TTL三态与非门除了具有1态和0态，还有第三种状

10、态高阻态，三态门可以实现总线结构。6、集成电极开路的TTL与非门又称为OC门，其输出可以“线与。7、TTL集成电路和CMOS集成电路相比拟，TTL集成门的带负载能力较强，CMOS集成门的抗干扰能力较强。8、两个参数对称一致的一个NMOS管和一个PMOS管，并联可构成一个CMOS传输门。两管源极相连构成传输门的输入端或输出 端，两管漏极相连构成传输门的输出端或输入端，两管的栅极分别与两个互非的控制端相连。9、具有图腾结构的TTL集成电路，同一芯片上的输出端，不允许并联使用；同一芯片上的CMOS集成电路，输出端可以并联使用，但不同芯片上的CMOS集成电路上的输出端是不允许并联使用的。10、当外界干

11、扰较小时，TTL与非门闲置的输入端可以悬空处理；TTL或非门不使用的闲置输入端应与地 相接；CMOS门输入端口为“与逻辑关系时，闲置的输入端应接高电平，具有“或逻辑端口的CMOS门多余的输入端应接低电平；即CMOS门的闲置输入端不允许悬空。二、判断正误题每一小题1分，共10分1、所有的集成逻辑门，其输入端子均为两个或两个以上。 错 2、根据逻辑功能可知，异或门的反是同或门。 对 3、具有图腾结构的TTL与非门可以实现“线与逻辑功能。 错 4、逻辑门电路是数字逻辑电路中的最根本单元。 对 5、TTL和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理。 错 6、74LS系列产品是TTL集成电

12、路的主流，应用最为广泛。 对 7、74LS系列集成芯片属于TTL型，CC4000系列集成芯片属于CMOS型。 对 8、三态门采用了图腾输出结构，不仅负载能力强，且速度快。 错 9、OC门可以不仅能够实现“总线结构，还可构成与或非逻辑。 对 10、CMOS电路的带负载能力和抗干扰能力均比TTL电路强。 错 三、选择题每一小题2分，共16分1、具有“有1出0、全0出1功能的逻辑门是B。A、与非门B、或非门 C、异或门 D、同或门2、两个类型的集成逻辑门相比拟，其中B型的抗干扰能力更强。A、TTL集成逻辑门 B、CMOS集成逻辑门3、CMOS电路的电源电压X围较大，约在B。A、5V5VB、318VC

13、、515VD、5V4、假如将一个TTL异或门当做反相器使用，如此异或门的A和B输入端应：A。A、B输入端接高电平，A输入端做为反相器输入端B、B输入端接低电平，A输入端做为反相器输入端C、A、B两个输入端并联，做为反相器的输入端D、不能实现5、C的输出端可以直接并接在一起，实现“线与逻辑功能。A、TTL与非门 B、三态门C、OC门6、A在计算机系统中得到了广泛的应用，其中一个重要用途是构成数据总线。A、三态门 B、TTL与非门C、OC门7、一个两输入端的门电路，当输入为1 0时，输出不是1的门电路为C。A、与非门B、或门C、或非门D、异或门8、一个四输入的与非门，使其输出为0的输入变量取值组合

14、有B。A、15种 B、1种 C、3种 D、7种四、简述题每一小题4分，共24分1、数字电路中，正逻辑和负逻辑是如何规定的？答：数字电路中只有高、低电平两种取值。用逻辑“1表示高电平，用逻辑“0表示低电平的方法称为正逻辑；如果用用逻辑“0表示高电平，用逻辑“1表示低电平，如此称为负逻辑。2、你能说出常用复合门电路的种类？它们的功能如何？答：常用的复合门有与非门、或非门、与或非门、异或门和同或门。其中与非门的功能是“有0出1，全1出0；或非门的功能是“有1出0，全0出1；与或非门的功能是“只要1个与门输出为1，输出为0，两个与门全部输出为0时，输出为1；异或门的功能是“相异出1，一样出0；同或门的

15、功能是“一样出1，相异出0。3、TTL与非门闲置的输入端能否悬空处理？CMOS与非门呢？答：TTL与非门闲置的输入端一般也不要悬空处理，但当外界干扰较小时，就可以把闲置的输入端悬空处理；而CMOS与非门闲置的输入端是不允许悬空处理的。4、试述图腾结构的TTL与非门和OC门、三态门的主要区别是？答：图腾结构的TTL与非门采用的推挽输出，通常不允许将几个同类门的输出端并联起来使用，正常情况下，图腾结构TTL与非门输出对输入可实现与非逻辑；集电极开路的TTL与非门又称为OC门，多个OC门的输出端可以并联起来使用，实现“线与逻辑功能，还可用作与或非逻辑运算等；三态门和图腾结构的TTL与非门相比，结构上

16、多出了一个使能端，让使能端处有效状态时，三态门与图腾结构TTL与非门功能一样，假如使能端处无效态，如此三态门输出呈高阻态，这时无论输入如何，输出均为高阻态。基于三态门的特点，广泛应用于计算机的总线结构。5、如果把与非门、或非门、异或门当做非门使用时，它们的输入端应如何连接？答：如果把与非门做非门使用，只需将与非门的输入端并联起来即可；如果把或非门当做非门使用，只需把其它输入端子接地，让剩余的一个输入端作为非门输入即可；如果把异或门当做非门使用，只需把其它输入端子接高电平，让剩余的一个输入端作为非门输入即可。6、提高CMOS门电路的电源电压可提高电路的抗干扰能力，TTL门电路能否这样做？为？答：

17、TTL门电路是不能采取提高电源电压的方式来提高电路抗干扰能力的。因为，TTL集成电路的电源电压是特定的，其变化X围很窄，通常在4.55.5V。五、分析题共27分1、输入信号A、B的波形和输出Y1、Y2、Y3、Y4的波形，试判断各为哪种逻辑门，并画出相应逻辑门图符号,写出相应逻辑表达式。12分ABY1Y3Y2图2.46 2.5.1检测题波形图Y4tttttt解：观察图示波形，判断出Y1是与门；Y2是异或门；Y3是与非门；Y4是同或门。它们相应的图符号如下：&Y1AB&Y3AB=1Y2AB=1Y4ABY3ABY1ABY2ABY4AB图2.47 检测题2.5.2电路与波形图LABCD2、电路如图2.

18、47a所示，其输入变量的波形如图b所示。试判断图中发光二极管在哪些时段会亮。7分解：由电路图可得，当L为低电平时，发光二极管会亮，图中列真值表分析：ABCDABCDL0000001000100100100010011010010000101010010110001011000110000011001001101000110110011100100110110011101001111110发光管在t1t2期间、t5t6期间会亮。3、试写出图2.48所示数字电路的逻辑函数表达式，并判断其功能。8分解：电路的逻辑函数表达式为：列真值表：ABCF0000001001000111100010111101

19、1111输入变量中有两个或两个以上为1时，输出才为1，因此电路功能为多数表决器电路。第3单元 能力训练检测题 共100分，120分钟一、填空题：每空0.5分，共10分1、能将某种特定信息转换成机器识别的二进制数码的组合逻辑电路，称之为编码器；能将机器识别的二进制数码转换成人们熟悉的十进制或某种特定信息的组合逻辑电路，称为译码器；74LS85是常用的组合逻辑电路译码器。2、在多数数据选送过程中，能够根据需要将其中任意一路挑选出来的电路，称之为数据选择器，也叫做多路开关。3、74LS147是10线4线的集成优先编码器；74LS148芯片是8线3线的集成优先编码器。4、74LS148的使能端为低电平

20、时允许编码；当1时各输出端与、均封锁，编码被禁止。5、两片集成译码器74LS138芯片级联可构成一个4线16线译码器。6、LED是指半导体数码管显示器件。二、判断正误题每一小题1分，共8分1、组合逻辑电路的输出只取决于输入信号的现态。 对 2、3线8线译码器电路是三八进制译码器。 错 3、逻辑功能，求解逻辑表达式的过程称为逻辑电路的设计。 对 4、编码电路的输入量一定是人们熟悉的十进制数。 错 5、74LS138集成芯片可以实现任意变量的逻辑函数。 错 6、组合逻辑电路中的每一个门实际上都是一个存储单元。 错 7、共阴极结构的显示器需要低电平驱动才能显示。 错 8、只有最简的输入、输出关系，才

21、能获得结构最简的逻辑电路。 对 三、选择题每一小题2分，共14分1、如下各型号中属于优先编译码器是C。A、74LS85 B、74LS138 C、74LS148 D、74LS482、七段数码显示管TS547是B。A、共阳极LED管B、共阴极LED管C、共阳极LCD管D、共阴极LCD管3、八输入端的编码器按二进制数编码时，输出端的个数是B。A、2个 B、3个 C、4个 D、8个4、四输入的译码器，其输出端最多为D。A、4个 B、8个C、10个D、16个5、当74LS148的输入端按顺序输入11011101时，输出为C。A、101 B、010 C、001 D、1106、译码器的输入量是A。A、二进制

22、B、八进制 C、十进制D、十六进制7、编码器的输出量是A。A、二进制B、八进制 C、十进制D、十六进制四、简述题每一小题3分，共12分1、试述组合逻辑电路的特点？答：组合逻辑电路的特点是：任意时刻，电路输出状态仅取决于该时刻的输入状态。2、分析组合逻辑电路的目的是？简述分析步骤。答：分析组合逻辑电路，目的就是清楚该电路的功能。分析步骤一般有以下几个步骤：根据逻辑电路图写出相应逻辑函数式；对写出的逻辑函数式进展化简。如果从最简式中可直接看出电路功能，如此以下步骤可省略；根据最简逻辑式写出相应电路真值表，由真值表输出、输入关系找出电路的功能；指出电路功能。3、何谓编码？二进制编码和二十进制编码有何

23、不同？ 答：编码就是将人们熟悉的十进制数或某个特定信息用相应的高、低电平输入，使输出转换成机器识别的十进制代码的过程。二进制编码就是以自然二进制码进展代码编制，而二十进制编码如此是用多位二进制数码表示1位十进制数码的代码编制。4、何谓译码？译码器的输入量和输出量在进制上有何不同？答：译码就是把机器识别的二进制码译为人们熟悉的十进制码或特定信息的过程。以二十进制译码为例，译码器的输入量是十进制代码，输出量是人们熟悉的十进制。五、分析题共16分1、根据表3-15所示内容，分析其功能，并画出其最简逻辑电路图。6分表3-15组合逻辑电路真值表输 入输 出A B CF00 0100 100 1 000

24、1 1010 0010 101 1 001 1 11分析：从真值表输入、输出关系可写出相应逻辑函数式为：显然，电路输入一样时，输出才为1，否如此为0。因此该电路是一个三变量一致电路。&1=1AFBCD(a)11&AFBC1(b)图3.45 检测3.5.2逻辑电路2、写出图3.45所示逻辑电路的最简逻辑函数表达式。10分分析：a图的逻辑函数式为：b图的逻辑函数式为：六、设计题共36分1、画出实现逻辑函数的逻辑电路。8分设计：对逻辑函数式进展化简：根据上述最简式可画出逻辑电路为：&1ABC&F2、设计一个三变量的判偶逻辑电路，其中0也视为偶数。10分设计：根据题目要求写出逻辑功能真值表如下;A B

25、 CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110010110根据真值表写出逻辑函数式并化简为最简与或式如下：&1ABCF111&3、用与非门设计一个三变量的多数表决器逻辑电路。10分设计：根据题目要求写出逻辑功能真值表如下：A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111根据真值表写出逻辑函数式并化简为最简与或式如下：ABC&F&根据上述最简式画出相应逻辑电路图如下：a4、用与非门设计一个组合逻辑电路，完成如下功能：只有当三个裁判包括裁判长或裁判长和一个裁判认为杠铃已举起并符合标准时，按下按键

26、，使灯亮或铃响，表示此次举重成功，否如此，表示举重失败。12分设计：根据题意取三个裁判分别为输入变量A、B、C，A为裁判长，设按下按键输入为1，否如此为0，举重成功为1，举重失败为0，据题意列出相应真值表如下：A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000111根据真值表写出逻辑函数式并化简为最简与或式如下：根据上述最简式画出相应逻辑电路图如下：ABC&F&第4单元 能力训练检测题 共100分，120分钟一、填空题：每空0.5分，共20分1、两个与非门构成的根本RS触发器的功能有置0、置1和保持。电路中不允许两个输入端同时为低电平，否如此

27、将出现逻辑混乱。2、通常把一个CP脉冲引起触发器屡次翻转的现象称为空翻，有这种现象的触发器是钟控的RS触发器，此类触发器的工作属于电平触发方式。3、为有效地抑制“空翻，人们研制出了边沿触发方式的主从型JK触发器和维持阻塞型D触发器。4、JK触发器具有置0、置1、保持和翻转四种功能。欲使JK触发器实现的功能，如此输入端J应接高电平1，K应接高电平1。5、D触发器的输入端子有1个，具有置0和置1的功能。6、触发器的逻辑功能通常可用特征议程、状态转换图、功能真值表和时序波形图等多种方法进展描述。7、组合逻辑电路的根本单元是门电路，时序逻辑电路的根本单元是触发器。8、JK触发器的次态方程为Qn+1=j

28、 Qn+KQn；D触发器的次态方程为Qn+1= Dn。9、触发器有两个互非的输出端Q和，通常规定Q=1，=0时为触发器的1状态；Q=0，=1时为触发器的0状态。10、两个与非门组成的根本RS触发器，正常工作时，不允许0，其特征方程为，约束条件为。11、钟控的RS触发器，在正常工作时，不允许输入端R=S=1，其特征方程为，约束条件为SR=0。12、把JK触发器两个输入端子连在一起作为一个输入就构成了T触发器，T触发器具有的逻辑功能是保持和翻转。13、让T触发器恒输入“1就构成了T触发器，这种触发器仅具有翻转功能。二、正误识别题每一小题1分，共10分1、仅具有保持和翻转功能的触发器是RS触发器。错

29、2、根本的RS触发器具有“空翻现象。 错 3、钟控的RS触发器的约束条件是：RS=0。错 4、JK触发器的特征方程是：。错 5、D触发器的输出总是跟随其输入的变化而变化。对 6、CP=0时，由于JK触发器的导引门被封锁而触发器状态不变。对7、主从型JK触发器的从触发器开启时刻在CP下降沿到来时。 对 8、触发器和逻辑门一样，输出取决于输入现态。 错 9、维持阻塞D触发器状态变化在CP下降沿到来时。 错 10、凡采用电位触发方式的触发器，都存在“空翻现象。 错 三、选择题每一小题2分，共20分1、仅具有置“0和置“1功能的触发器是C 。A、根本RS触发器 B、钟控RS触发器C、D触发器 D、JK

30、触发器2、由与非门组成的根本RS触发器不允许输入的变量组合为A 。A、00 B、01 C、10 D、113、钟控RS触发器的特征方程是D 。A、 B、C、 D、4、仅具有保持和翻转功能的触发器是B 。A、JK触发器 B、T触发器 C、D触发器 D、T触发器5、触发器由门电路构成，但它不同门电路功能，主要特点是具有 C A、翻转功能 B、保持功能 C、记忆功能 D、置0置1功能6、TTL集成触发器直接置0端和直接置1端在触发器正常工作时应 C A、=1，=0B、=0，=1C、保持高电平“1 D、保持低电平“07、按触发器触发方式的不同，双稳态触发器可分为 C A、高电平触发和低电平触发 B、上升

31、沿触发和下降沿触发C、电平触发或边沿触发 D、输入触发或时钟触发8、按逻辑功能的不同，双稳态触发器可分为D 。A、RS、JK、D、T等 B、主从型和维持阻塞型C、TTL型和MOS型 D、上述均包括9、为防止“空翻现象，应采用B 方式的触发器。A、主从触发B、边沿触发 C、电平触发10、为防止“空翻，应采用 C 结构的触发器。A、TTL B、MOS C、主从或维持阻塞四、简述题每一小题3分，共15分1、时序逻辑电路的根本单元是？组合逻辑电路的根本单元又是？答：时序逻辑电路的根本单元是触发器，组合逻辑电路的根本单元是门电路。2、何谓“空翻现象？抑制“空翻可采取措施？答：在时钟脉冲CP1期间，触发器

32、的输出随输入发生屡次翻转的现象称为空翻。抑制空翻的最好措施就是让触发器采取边沿触发方式。3、触发器有哪几种常见的电路结构形式？它们各有样的动作特点？答：触发器常见的结构形式有与非门构成的根本RS触发器，其动作特点是：输入信号在电平触发的全部作用时间里，都能直接改变输出端Q的状态；钟控的RS触发器，其动作特点：当CP=0时，无论两个输入端R和S如何，触发器的状态不能发生改变；只有当作为同步信号的时钟脉冲到达时，触发器才能按输入信号改变状态；主从型JK触发器，其动作特点：主从型JK触发器的状态变化分两步动作。第1步是在CP为“1期间主触发器接收输入信号且被记忆下来，而从触发器被封锁不能动作；第2步

33、是当CP下降沿到来时，从触发器被解除封锁，接收主触发器在CP为1期间记忆下来的状态作为控制信号，使从触发器的输出状态按照主触发器的状态发生变化；之后，由于主触发器在CP0期间被封锁状态不再发生变化，因此，从触发器也就保持了CP下降沿到来时的状态不再发生变化。即主从型JK触发器的输出状态变化发生在CP脉冲的下降沿。主触发器本身是一个钟控的RS触发器，因此在CP1的全部期间都受输入信号的控制，即存在“空翻现象。但是，只有下降沿到来前的主触发器状态，才是改变从触发器状态的控制信号，而下降沿到达时刻的主触发器状态不一定是从触发器的控制信号；维持阻塞型D触发器，其动作特点：维持阻塞D触发器的次态仅取决于

34、CP信号上升沿到达前一瞬间这一时刻与上升沿到达时的间隔趋近于零输入的逻辑状态，而在这一瞬间之前和之后，输入的状态变化对输出不能够并生影响。4、试分别写出钟控RS触发器、JK触发器和D触发器的特征方程。答：钟控RS触发器的特征方程：，SR=0约束条件；JK触发器的特征方程：； D触发器的特征方程：Qn +1= Dn。5、你能否推出由两个或非门组成的根本RS触发器的功能？写出其真值表。或非门构成的根本RS触发器1门1RS1门2答：由两个或非门组成的根本RS触发器如下列图，其功能与钟控RS触发器一样，所不同点是或非门构成的根本RS触发器是电平触发方式，没有时钟脉冲控制。功能真值表也与钟控RS触发器完

35、全一样。五、分析题共35分1、TTL主从型JK触发器的输入控制端J和K与CP脉冲波形如图4.23所示，试根据它们的波形画出相应输出端Q的波形。6分CPJK图4.23 检测题4.5.1波形图CPJKQ解：2、写出图4.24所示各逻辑电路的次态方程。每图2分，共12分解：a图： b图： c图：d图： e图： f图：图4.25 检测题4.5.3逻辑图1D C1QCPQ01D C1QQ11D C1QACPa1D C1QCPb1D C1QCPc1J C11KQ1CPd图4.24检测题4.5.2逻辑图1J C11KQCPe1J C11KQCPf3、图4.25所示为维持阻塞D触发器构成的电路，试画出在CP脉

36、冲下Q0和Q1的波形。9分解：Q0n+1=，Q1n+1=，设触发器初态为00，各位触发器在CP上升沿触发。显然在每一个CP脉冲上升沿到来时，触发器Q0状态就翻转一次，而触发器Q1的状态翻生在Q0由0到1时刻。图略。4、电路如图4.26所示：(1) 图示电路中采用触发方式；(2) 分析如下图所示时序逻辑电路，并指出其逻辑功能；(3) 设触发器初态为0，画出在CP脉冲下Q0和Q1的波形。8分JCPQCQ0Q1KJQCK“1图4.26 检测题4.5.4逻辑图解：JK触发器采用的都是边沿触发方式；分析电路：电路驱动方程：J0K01，J1K1Q0，将驱动方程代入触发器的特征方程可得：，。功能真值表：Q1n Q0nQ1n+1 Q0n+10 00 10 11 01 01 11 10 0由功能真值表可看出，这是一个2位四进制加计数器。电路初态为0，画出其时序波形图如下：CPQ0Q1