存储器组织结构ppt课件.ppt

《存储器组织结构ppt课件.ppt》由会员分享，可在线阅读，更多相关《存储器组织结构ppt课件.ppt（94页珍藏版）》请在三一办公上搜索。

1、2022/11/9,1,（二）、存储器,1、程序存储器（ROM）,2、数据存储器（RAM）,返回,2022/11/9,2,一、物理结构（冯诺依曼结构）,89C51存储器,程序存储器ROM,数据存储器ROM,片内程序存储器,片外程序存储器,片内数据存储器,片外数据存储器,返回,2022/11/9,3,1、程序存储器（ROM）,地址从0000H开始。用于存放程序和表格常数。,返回,2022/11/9,4,2、数据存储器（RAM）,地址为00H7FH。用于存放运算的中间结果、数据暂存以及数据缓冲等。这128B的RAM中有32个字节单元可指定为工作寄存器。片内还有21个特殊功能寄存器（SFR），它们同

2、128字节RAM统一编址，地址为80HFFH。后面详细介绍。,返回,2022/11/9,5,二、用户角度,图2-4 89C51存储器配置,2022/11/9,6,二、用户角度,1、片内、外统一编址的64K程序存储器地址空间。CPU访问片内、片外ROM指令用MOVC。,返回,2022/11/9,7,二、用户角度,2、64K的片外数据存储器地址空间。访问片外RAM指令用MOVX。,返回,2022/11/9,8,二、用户角度,3、256字节的片内数据存储器地址空间。访问片内RAM指令用MOV。上述三个存储空间地址是重叠的，89C51的指令系统采用不同的数据传送指令符号。,返回,2022/11/9,9

3、,2.3.2 程序存储器地址空间,一、用途：二、编址：三、寻址方式：,返回,2022/11/9,10,一、用途：,用于存放编好的程序和表格常数。,返回,2022/11/9,11,二、编址：,容量为4KB。地址为0000H0FFFH。片外最多可扩至64KB ROM/EPROM，地址为1000HFFFFH。片内外统一编址。,返回,2022/11/9,12,三、寻址方式：,1、当 EA=“1”时：在00000FFFH范围内执行片内ROM中的程序，当指令地址超过0FFFH 后就自动转向片外ROM中取指令。,2022/11/9,13,三、寻址方式：,2、当 EA=”0”时：片内ROM不起作用，CPU只能

4、从片ROM/EPROM中取指令。可以从 0000H 开始寻址。,2022/11/9,14,三、寻址方式：,3、片内ROM和片外ROM取指的速度相同。,2022/11/9,15,三、寻址方式：,4、程序存储器的保留存储单元。如表2-2所示。,2022/11/9,16,三、寻址方式：,（1）0000H0002H三个单元：用作上电复位后引导程序的存放单元。因为复位后PC的内容为0000H，CPU总是从0000H开始执行程序。将转移指令存放到这三个单元，程序就被引导到指定的程序存储器空间去执行。,2022/11/9,17,三、寻址方式：,（2）0003H002AH单元：均分为五段，用作五个中断服务程序

5、的入口。中断矢量地址表如表2-3所示。,返回,2022/11/9,18,2.3.3 数据存储器地址空间,一、用途：二、片外RAM： 三、片内RAM：,返回,2022/11/9,19,一、用途：,用于存放运算的中间结果、数据暂存和缓冲、标志位等。,2022/11/9,20,二、片外RAM：,地址：0000HFFFFH 寻址：用MOVX指令,2022/11/9,21,三、片内RAM：,片内数据存储器最大可寻址256个单元，它们又分为两部分： 低128字节(00H7FH)是真正的RAM区；高128字节(80HFFH)为特殊功能寄存器(SFR)区。如图27所示。高128字节和低128字节RAM中的配置

6、及含义如图28和图29所示。,2022/11/9,22,图28 低128字节RAM区,图29 高128字节RAM区(SFR区，特殊功能寄存器区),2022/11/9,23,1) 低128字节RAM,9C51的32个工作寄存器与RAM安排在同一个队列空间里，统一编址并使用同样的寻址方式(直接寻址和间接寻址)。00H1FH地址安排为4组工作寄存器区，每组有8个工作寄存器(R0R7)，共占32个单元，见表2-4。通过对程序状态字PSW中RS1、RS0的设置，每组寄存器均可选作CPU的当前工作寄存器组。若程序中并不需要4组，那么其余可用作一般RAM单元。CPU复位后，选中第0组寄存器为当前的工作寄存器

7、。工作寄存器区后的16字节单元(20H2FH)，可用位寻址方式访问其各位。在89系列单片机的指令系统中，还包括许多位操作指令，这些位操作指令可直接对这128位寻址。这128位的位地址为00H7FH，其位地址分布见图28。,2022/11/9,24,2) 高128字节RAM特殊功能寄存器(SFR),89C51片内高128字节RAM中，有21个特殊功能寄存器(SFR)，它们离散地分布在80HFFH的RAM空间中。访问特殊功能寄存器只允许使用直接寻址方式。这些特殊功能寄存器见图29。各SFR的名称及含义如表25所列。,2022/11/9,25,(1) 累加器ACC(E0H),累加器ACC是89C51

8、最常用、最忙碌的8位特殊功能寄存器，许多指令的操作数取自于ACC，许多运算中间结果也存放于ACC。在指令系统中用A作为累加器ACC的助记符。,2022/11/9,26,(2) 寄存器B(F0H),在乘、除指令中，用到了8位寄存器B。乘法指令的两个操作数分别取自A和B，乘积存于B和A两个8位寄存器中。除法指令中，A中存放被除数，B中放除数，商存放于A，B中存放余数。在其他指令中，B可作为一般通用寄存器或一个RAM单元使用。,2022/11/9,27,(3) 程序状态寄存器PSW(D0H),PSW是一个8位特殊功能寄存器，它的各位包含了程序执行后的状态信息，供程序查询或判别之用。各位的含义及其格式

9、如表26所列。PSW除有确定的字节地址(D0H)外，每一位均有位地址，见表26。,2022/11/9,28,CY(PSW.7)： 进位标志位。在执行加法(或减法)运算指令时，如果运算结果最高位(位7)向前有进位(或借位)，则CY位由硬件自动置1；如果运算结果最高位无进位(或借位)，则CY清0。CY也是89C51在进行位操作(布尔操作)时的位累加器，在指令中用C代替CY。AC(PSW.6)： 半进位标志位，也称辅助进位标志。当执行加法(或减法)操作时，如果运算结果(和或差)的低半字节(位3)向高半字节有半进位(或借位)，则AC位将被硬件自动置1；否则AC被自动清0。F0(PSW.5)： 用户标志

10、位。用户可以根据自己的需要对F0位赋予一定的含义，由用户置位或复位，以作为软件标志。,2022/11/9,29,RS0和RS1(PSW.3和PSW.4)： 工作寄存器组选择控制位。这两位的值可决定选择哪一组工作寄存器为当前工作寄存器组。通过用户用软件改变RS1和RS0值的组合，以切换当前选用的工作寄存器组。其组合关系如表27所列。89C51上电复位后，RS1=RS0=0，CPU自动选择第0组为当前工作寄存器组。根据需要，可利用传送指令对PSW整字节操作或用位操作指令改变RS1和RS0的状态，以切换当前工作寄存器组。这样的设置为程序中保护现场提供了方便。,2022/11/9,30,OV(PSW.

11、2)： 溢出标志位。当进行补码运算时，如有溢出，即当运算结果超出128127的范围时，OV位由硬件自动置1；无溢出时，OV=0。PSW.1： 为保留位。89C51未用，89C52为F1用户标志位。P(PSW.0)： 奇偶校验标志位。每条指令执行完后，该位始终跟踪指示累加器A中1的个数。如结果A中有奇数个1，则置P=1；否则P=0。常用于校验串行通信中的数据传送是否出错。,2022/11/9,31,(4) 栈指针SP(81H),堆栈指针SP为8位特殊功能寄存器，SP的内容可指向89C51片内00H7FH RAM的任何单元。系统复位后，SP初始化为07H，即指向07H的RAM单元。,2022/11

12、/9,32,89C51在片内RAM中专门开辟出来一个区域，数据的存取是以“后进先出”的结构方式处理的，好像冲锋枪压入子弹。这种数据结构方式对于处理中断，调用子程序都非常方便。堆栈的操作有两种： 一种叫数据压入(PUSH)，另一种叫数据弹出(POP)。89C51的堆栈指针SP是一个双向计数器。进栈时，SP内容自动增值，出栈时自动减值。存取信息必须按“后进先出”或“先进后出”的规则进行。,在图210中，假若有8个RAM单元，每个单元都在其右面编有地址，栈顶由堆栈指针SP自动管理。每次进行压入或弹出操作以后，堆栈指针便自动调整以保持指示堆栈顶部的位置。这些操作可用图210说明。,图210 堆栈的压入

13、与弹出,2022/11/9,34,(5) 数据指针DPTR(83H，82H),DPTR是一个16位的特殊功能寄存器，其高位字节寄存器用DPH表示(地址83H)，低位字节寄存器用DPL表示(地址82H)。DPTR既可以作为一个16位寄存器来处理，也可以作为两个独立的8位寄存器DPH和DPL使用。DPTR主要用于存放16位地址，以便对64 KB片外RAM作间接寻址。,2022/11/9,35,(6) /端口P0P3(80H，90H，A0H，B0H),P0P3为4个8位特殊功能寄存器，分别是4个并行/端口的锁存器。它们都有字节地址，每一个口锁存器还有位地址，每一条/线均可独立用作输入或输出。用作输出

14、时，可以锁存数据；用作输入时，数据可以缓冲。图2-11所示为各个SFR所在的字节地址位置。空格部分为未来设计新型芯片可定义的SFR位置。,2022/11/9,36,图2-11 特殊功能寄存器SFR的位置,2022/11/9,37,2.4CPU时序,2.4.1片内振荡器及时钟信号的产生,返回,2.4.2机器周期和指令周期,2.4.3CPU取指、执行周期时序,2022/11/9,38,2.4.1片内时钟信号的产生,89C51芯片内部有一个高增益反相放大器，用于构成振荡器。反相放大器的输入端为XTAL1，输出端为XTAL2，两端跨接石英晶体及两个电容就可以构成稳定的自激振荡器。电容器和通常取30 p

15、F左右，可稳定频率并对振荡频率有微调作用。振荡脉冲频率范围为fOSC=024 MHz。晶体振荡器的频率为fOSC，振荡信号从XTAL2端输入到片内的时钟发生器上，如图2-12 所示。,返回,2022/11/9,39,图2-12 89C51的片内振荡器及时钟发生器,2022/11/9,40,1. 节拍与状态周期,时钟发生器是一个2分频的触发器电路，它将振荡器的信号频率fOSC除以2，向CPU提供两相时钟信号P1和P2。时钟信号的周期称为机器状态周期S(STATE)，是振荡周期的2倍。在每个时钟周期(即机器状态周期S)的前半周期，相位1(P1)信号有效，在每个时钟周期的后半周期，相位2(P2，节拍

16、2)信号有效。每个时钟周期(以后常称状态S)有两个节拍(相)P1和P2，CPU就以两相时钟P1和P2为基本节拍指挥89C51单片机各个部件协调地工作。,一个机器周期是指CPU访问存储器一次所需的时间。例如，取指令、读存储器、写存储器等等。一个机器周期包括12个振荡周期，分为6个S状态：S1S6。每个状态又分为两拍，称为P1和P2。因此，一个机器周期中的12个振荡周期表示为S1P1，S1P2，S2P1，S6P1，S6P2。若采用6MHz晶体振荡器，则每个机器周期为2s（微秒）,机器周期,如图所示,返回,2. 机器周期和指令周期,指令周期：执行一条指令所需的时间。每条指令由一个或若干个字节组成。有

17、单字节指令，双字节指令，多字节指令等。字节数少则占存储器空间少。每条指令的指令周期都由一个或几个机器周期组成。有单周期指令、双周期指令、和四周期指令。机器周期数少则执行速度快。,指令周期,如图所示,返回,2. 机器周期和指令周期,2022/11/9,43,3. 基本时序定时单位,综上所述，89C51或其他80C51单片机的基本时序定时单位有如下4个。振荡周期： 晶振的振荡周期，为最小的时序单位。状态周期： 振荡频率经单片机内的二分频器分频后提供给片内CPU的时钟周期。因此，一个状态周期包含2个振荡周期。机器周期（MC）： 1个机器周期由6个状态周期即12个振荡周期组成，是计算机执行一种基本操作

18、的时间单位。指令周期： 执行一条指令所需的时间。一个指令周期由14个机器周期组成，依据指令不同而不同，见附录A。,2022/11/9,44,4个时序单位从小到大依次是节拍、状态周期、机器周期和指令周期，如图2-13所示。,图2-13 89C51单片机各种周期的相互关系,2022/11/9,45,2.4.2CPU取指、执行周期时序,每条指令的执行都可以包括取指和执指两个阶段。在取指阶段，CPU从内部或外部ROM中取出指令操作码及操作数，然后再执行这条指令。单字节和双字节的指令都可能是单机器周期或双周期，而三字节指令都是双周期的，只有乘、除指令占四周期。因此，执行一条指令的时间（指令周期）分别是2

19、s，4s和8s（6MHz晶振）。如 图2-14所示,返回,2022/11/9,46,图214 89C51单片机的取指/执行时序,2022/11/9,47,2.5复位操作,返回,2.5.1 复位操作的主要功能主要功能是把PC初始化为0000H，使单片机从0000H单元开始执行程序。复位操作还对其他一些寄存器有影响，它们的复位状态如表28所列。表28中的符号意义如下：,2022/11/9,48,A=00H： 表明累加器已被清0。 PSW=00H： 表明选寄存器0组为工作寄存器组。 SP=07H： 表明堆栈指针指向片内RAM 07H字节单元，根据堆栈操作的先加后压法则，第一个被压入的数据被写入08H

20、单元中。 P0P3=FFH： 表明已向各端口线写入1，此时，各端口既可用于输入，又可用于输出。 IP=00000B： 表明各个中断源处于低优先级。 IE=000000B： 表明各个中断均被关断。 TMOD=00H： 表明T0，T1均为工作方式0，且运行于定时器状态。 TCON=00H： 表明T0，T1均被关断。 SCON=00H： 表明串行口处于工作方式0，允许发送，不允许接收。 PCON=00H： 表明SMOD=0，波特率不加倍。,2022/11/9,49,表28 各特殊功能寄存器的复位值,返回,2022/11/9,50,2.5.2复位信号及其产生,一、复位信号：RST引脚为复位信号输入端。

21、当RST引脚为高电平，且有效时间持续24个振荡周期以上，才能复位。二、产生复位信号的电路逻辑图：如图2-15所示。,返回,2022/11/9,51,返回,图215 复位电路逻辑图,单片机内部,2022/11/9,52,2.5.3复位电路,一、上电自动复位：是通过外部复位电路的电容充电实现。如图2-16(a)所示。二、按键手动复位：按键电平复位方式：如图2-16(b)所示。,返回,2022/11/9,53,图 2-16 (a) 上电复位电路,只要Vcc的上升时间不超过1ms，就自动上电复位，即接通电源就完成了系统复位。,返回,2022/11/9,54,图 2-12 (b) 按键电平复位电路,通过

22、使复位端经电阻与VCC电源接通而实现。,返回,注意：并非所有型号的单片机都是高电平复位。,2022/11/9,55,2.6 89C51单片机的低功耗工作方式,89C51提供两种节电工作方式，即空闲（等待、待机）方式和掉电（停机）工作方式图217所示为实现这两种方式的内部电路。由图217可见，若IDL=0，则89C51将进入空闲运作方式。在这种方式下，振荡器仍继续运行，但IDL封锁了去CPU的“与”门，故CPU此时得不到时钟信号。而中断、串行口和定时器等环节却仍在时钟控制下正常运行。掉电方式下（PD=0），振荡器冻结。图217中，PD和IDL均为PCON中PD和IDL触发器的输出端。,2022/

23、11/9,56,图217 空闲和掉电方式控制电路,2022/11/9,57,2.6.1 方式的设定,空闲方式和掉电方式是通过对SFR中的PCON（地址87H)相应位置1而启动的。图218所示为89C51电源控制寄存器PCON各位的分布情况。HMOS器件的PCON只包括一个SMOD位，其他4位是CHMOS器件独有的。3个保留位用户不得使用。,图218 电源控制寄存器PCON,2022/11/9,58,图218中各符号的名称和功能如下：,SMOD： 波特率倍频位。若此位为1，则串行口方式1、方式2和方式3的波特率加倍。GF1和GF0： 通用标志位。PD： 掉电方式位。此位写1即启动掉电方式。由图2

24、17可见，此时时钟冻结。IDL： 空闲方式位。此位写1即启动空闲方式。这时CPU因无时钟控制而停止运作。如果同时向PD和IDL两位写1，则PD优先。89C51中PCON的复位值为00000B。,2022/11/9,59,2.6.2 空闲（等待、待机）工作方式,CPU执行完置IDL=1(PCON.1）的指令后，系统进入空闲工作方式。进入空闲方式后，有两种方法可以使系统退出空闲方式：一是任何的中断请求被响应都可以由硬件将PCON.0（IDL）清0而中止空闲工作方式。另一种退出空闲方式的方法是硬件复位，,2022/11/9,60,2.6.3 掉电（停机）工作方式,当CPU执行一条置PCON.1位（P

25、D）为1的指令后，系统进入掉电工作方式。退出掉电方式的唯一方法是由硬件复位，复位后将所有特殊功能寄存器的内容初始化，但不改变片内RAM区的数据。在掉电工作方式下，VCC可以降到2 V，但在进入掉电方式之前，VCC不能降低。而在准备退出掉电方式之前，VCC必须恢复正常的工作电压值，并维持一段时间（约10 ms），使振荡器重新启动并稳定后方可退出掉电方式。,2022/11/9,61,2.7输出/输入端口,2.7.1 I/O端口概述2.7.2 P0口2.7.3 P1口2.7.4 P2口2.7.5 P3口2.7.6 端口的负载能力和接口要求,返回,2022/11/9,62,2.7.1 I/O端口概述,

26、返回,189C51单片机有四个8位并行I/O端口：P0、P1、P2和P3。2每个端口都是8位准双向口，共占32根引脚。3每一条I/O线都能独立地用作输入或输出。4每个端口都包括一个锁存器（即特殊功能寄存器P0P3），一个输出驱动器和输入缓冲器，作输出是数据可以锁存，作输入时数据可以缓冲。,2022/11/9,63,2.7.2 P0口,一、结构二、P0口作为一般I/O口使用三、P0口作为地址/数据总线使用,返回,2022/11/9,64,一、结构,P0口某位的结构由一个输出锁存器、二个三态输入缓冲器和输出驱动电路及控制电路组成。如图2-21所示。当C=0时，开关MUX被控为如图示位置，P0口为通

27、用I/O口；当C=1时，开关拨向反相器3的输出端，P0口分时作为地址/数据总线使用。,返回,图2-21 P0口某位的结构图,当C=0时，开关MUX被控为如图示位置，P0口为通用I/O口；当C=1时，开关拨向反相器3的输出端，P0口分时作为地址/数据总线使用。,返回,2022/11/9,66,二、P0口作为一般I/O口使用,1、P0口用作输出口2、P0口作输入口,返回,2022/11/9,67,1、P0口用作输出口,当CPU执行输出指令时，写脉冲加在D锁存器的CP上，这样，与内部总线相连的D端的数据取反后就出现在Q端上，又经输出级FET（T2）反相，在P0端口上出现的数据正好是内部总线的数据。这

28、是一般的数据输出情况。,返回,2022/11/9,68,2、P0口作输入口,当执行一条由端口输入的指令时，“读引脚”脉冲把三态缓冲器2打开，这样，端口上的数据经过缓冲器2读入到内部总线。在端口进行输入操作前，应先向端口锁存器写入1，也就是使锁存器Q=0。因为控制线C=0，因此T1和T2全截止，引脚处于悬浮状态，可作高阻抗输入。,返回,2022/11/9,69,三、P0口作为地址/数据总线使用,1P0口用作输出地址/数据总线以P0口引脚输出低8位地址或数据信息，MUX开关把CPU内部地址/数据线经反向器3与驱动场效应管FET（T2）栅极接通。上下两个FET处于反相，构成推拉式的输出电路（T1导通

29、时上拉，T2导通时下拉），提高了负载能力。当P0口被地址/数据总线占用时，就无法再作I/O口使用了。,返回,2022/11/9,70,2由P0口输入数据：在“读引脚”信号有效时，打开输入缓冲器2，使数据进入内部总线。,三、P0口作为地址/数据总线使用,返回,2022/11/9,71,2.7.3 P1口,一、P1口结构二、P1口用作通用I/O,返回,2022/11/9,72,2.7.3P1口,一、P1口结构：其电路结构见图2-19，输出驱动部分与P0口不同，内部有上拉负载电阻与电源相连。实质上，电阻是两个场效应管FET并在一起：一个FET为负载管，其电阻固定。另一个FET可工作在导通或截止两种状

30、态，使其总电阻值变化近似为0或阻值很大两种情况。当阻值近似为0时，可将引脚快速上拉至高电平；当阻值很大时，P1口为高阻输入状态。,返回,2022/11/9,73,图2-19 P1口某位的结构图,返回,2022/11/9,74,2.7.3P1口,二、P1口用作通用I/OP1口也是一个准双向口。在端口用作输入时，也必须先向对应的锁存器写入1，使FET截止。当P1口输出高电平时，能向外提供拉电流负载，所以不必再接上拉电阻。,返回,2022/11/9,75,2.7.4 P2口,一、P2口结构二、P2口用作一般I/O口三、P2口用作高8位地址总线,返回,2022/11/9,76,一、P2口结构,如图2-

31、20所示，P2口某位的结构与P0口类似，有MUX开关。驱动部分与P1口类似，但比P1口多了一个转换控制部分。,返回,2022/11/9,77,图2-20 P2口某位的结构图,返回,2022/11/9,78,二、P2口用作一般I/O口,1、当CPU对片内存储器和I/O口进行读/写（执行MOV 指令或EA=1时，执行MOVC指令）时，由内部硬件自动使开关MUX倒向锁存器的Q端，这时，P2口为一般I/O口。,返回,2022/11/9,79,二、P2口用作一般I/O口,2、在只需扩展256B片外RAM的系统中，使用“MOVX A, Ri”类指令访问片外RAM时，寻址范围是256B，只需低8位地址线就可

32、以实现。P2口不受该指令影响，仍可作通用I/O口。,返回,2022/11/9,80,二、P2口用作一般I/O口,3、若扩展的RAM容量超过256B，使用“MOVX A,DPTR”类指令的寻址范围是64KB，此时，高8位地址总线用P2口输出。在片外RAM读/写周期内，P2口锁存器仍保持原来端口的数据；在访问片外RAM周期结束后，多路开关MUX自动切换倒锁存器Q端。由于CPU对RAM的访问不是经常的，在这种情况下，P2口在一定的限度内仍可用作通用I/O口。,返回,2022/11/9,81,三、P2口用作高8位地址总线,当CPU对片外存储器或I/O口进行读/写（执行MOVX指令或EA=0时执行MOV

33、C指令）时，开关倒向地址线（右）端，这时，P2口只输出高8位地址。因为访问片外EPROM和RAM的操作往往接连不断，所以，P2口要不断送出高8位地址，此时P2口无法再用作通用I/O口。,返回,2022/11/9,82,2.7.5 P3口,一、结构二、P3口作为通用I/O口使用三、P3口用作第二功能使用,返回,2022/11/9,83,一、结构,1、P3口是一个多功能端口，其某一位的结构见图2-22。P3口与P1口的差别在于多了“与非”门3和缓冲器4。使得P3口除了具有P1口的准双向I/O功能外，还可以使用各引脚所具有的第二功能。2、“与非”门3的作用实际上是一个开关，决定是输出锁存器上的数据还

34、是输出第二功能（W）的信号。当W=1时，输出Q端信号；当Q=1时，可输出W线信号。 编程时，可不必事先由软件设置P3口为第一功能（通用I/O口）还是第二功能。3、当CPU对P3口进行SFR寻址（位或字节）访问时，由内部硬件自动将第二功能输出线W置1，这时，P3口为通用I/O口。4、当CPU不对P3口进行SFR寻址（位或字节）访问时，即用作第二功能输出/输入线时，由内部硬件使锁存器Q=1。,返回,图2-22 P3口某位的结构图,返回,2022/11/9,85,1、当把P3口作为通用I/O口进行SFR寻址时“第二输出功能端”W保持高电平，打开“与非”门3，D锁存器输出端Q的状态可通过“与非”门3送

35、至FET场效应管输出。 2、当P3口作为输入使用（即CPU读引脚状态）时，同P0P2口一样应由软件向口锁存器写1。,二、P3口作为通用I/O口使用,返回,2022/11/9,86,三、P3口用作第二功能使用,当端口用于第二功能时，8个引脚可按位独立定义。见表2-10,返回,2022/11/9,87,表2-10 P3口线与第二功能表,返回,2022/11/9,88,2.7.6 端口的负载能力和接口要求,1、P0口： 当把它用作通用I/O口使用时，用其输出去驱动NMOS输入时需外接上拉电阻。用作输入时，应先向口锁存器（80H）写1。把它当作地址/数据总线时（8031情况），则无需外接上拉电阻。用作

36、数据输入时，也无需先写“1”。P0口的每一位输出可驱动8个LS型TTL负载。,返回,2022/11/9,89,2.7.6 端口的负载能力和接口要求,2、P1-P3口每一位输出可驱动4个LS型TTL负载。 89C51单片机（HMOS）的P1-P3口无需外接上拉电阻。 80C51单片机（CHMOS），作输出口时应在端口与晶体管基极间串联一个电阻。P1-P3口也都是准双向口。作为输入时，必须先对相应端口锁存器写1。,第二章结束,返回,2022/11/9,90,2.8 思考题与习题,1. 89C51单片机片内包含哪些主要逻辑功能部件?2. 89C51的端有何用途?3. 89C51的存储器分哪几个空间?

37、如何区别不同空间的寻址?4. 简述89C51片内RAM的空间分配。5. 简述布尔处理存储器的空间分配，片内RAM中包含哪些可位寻址单元。,2022/11/9,91,2.8 思考题与习题,6. 如何简捷地判断89C51正在工作?7. 89C51如何确定和改变当前工作寄存器组?8. 89C51 P0口用作通用/口输入时，若通过TTL“OC”门输入数据，应注意什么?为什么?9. 读端口锁存器和“读引脚”有何不同？各使用哪种指令？10. 89C51 P0P3口结构有何不同?用作通用/口输入数据时，应注意什么?11. 89C51单片机的信号有何功能?在使用8031时，信号引脚应如何处理?,2022/11

38、/9,92,2.8 思考题与习题,12. 89C51单片机有哪些信号需要芯片引脚以第2功能的方式提供?13. 内部RAM低128字节单元划分为哪3个主要部分?各部分主要功能是什么?14. 使单片机复位有几种方法?复位后机器的初始状态如何?15. 开机复位后，CPU使用的是哪组工作寄存器?它们的地址是什么?CPU如何确定和改变当前工作寄存器组?16. 程序状态寄存器PSW的作用是什么?常用标志有哪些位?作用是什么?17. 位地址7CH与字节地址7CH如何区别?位地址7CH具体在片内RAM中的什么位置?,2022/11/9,93,2.8 思考题与习题,18. 89C51单片机的时钟周期与振荡周期之间有什么关系?什么叫机器周期和指令周期？19. 一个机器周期的时序如何划分?20. 什么叫堆栈?堆栈指针SP的作用是什么?89C51单片机堆栈的容量不能超过多少字节?21. 89C51有几种低功耗方式？如何实现？22. PC与DPTR各有哪些特点？有何异同？23. 89C51端口锁存器的“读修改写”操作与“读引脚”操作有何区别？,返回,请继续学习第三章谢谢！,