数电考研题目ppt课件.ppt

《数电考研题目ppt课件.ppt》由会员分享，可在线阅读，更多相关《数电考研题目ppt课件.ppt（21页珍藏版）》请在三一办公上搜索。

1、1、D 2、CD 3、B 4、B 5、C 6、A 7、D,8、B 9、B 10、A,二、判断题（正确打，错误的打）,1. 2. 3. 4. 5.6. 7. 8. 9. 10.,1、权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。（ ）2、D/A转换器的最大输出电压的绝对值可达到基准电压VREF。（ ）3、D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（ ）4、D/A转换器的位数越多，转换精度越高。（ ）5、A/D转换器的二进制数的位数越多，量化单位越小。（ ）6、A/D转换过程中，必然会出现量化误差。（ ）7、A/D转换器的二进制数的位数越多，量化级分得越多，

2、量化误差就可以减小到0。（）,三、填空题1将模拟信号转换为数字信号，需要经过 、 、 、 四个过程。,采样 保持 量化 编码,8、一个N位逐次逼近型A/D转换器完成一次转换要进行N次 比较，需要N+2个时钟脉冲。（ ）9、双积分型A/D转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中。（ ）10、采样定理的规定，是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。（ ）,第八章 脉冲产生、整形电路一、选择题1脉冲整形电路有 。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.555定时器2多谐振荡器可产生 。A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波3 石英晶体多谐振荡器

3、的突出优点是 。A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭4TTL单定时器型号的最后几位数字为 。A.555 B.556 C.7555 D.75565555定时器可以组成 。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK触发器 6用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为 。A.3.33V B.5V C.6.66V D.10V7以下各电路中， 可以产生脉冲定时。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器,1BC 2B 3C 4A 5ABC 6B 7B,二、判断题（正确打，错误的打）1、施密特

4、触发器可用于将三角波变换成正弦波。（ ）2、施密特触发器有两个稳态。（ ）3、多谐振荡器的输出信号的周期与阻容元件的参数成正比。（ ）4、石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（ ）5、单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。（ ）6、单稳态触发器的暂稳态维持时间用tW表示，与电路中RC成正比。（ ）7、采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽tW。（ ）8、施密特触发器的正向阈值电压一定大于负向阈值电压。（ ）,1 2. 3. 4. 5. 6. 7. 8.,三、填空题1555定时器的最后数码为555的

5、是 产品，为7555的是 产品。,2施密特触发器具有 现象，又称 特性；单稳触发器最重 要的参数为 。3常见的脉冲产生电路有 ，常见的脉冲整形电路有 、 。4为了实现高的频率稳定度，常采用 振荡器；单稳态触发器受到外触发时进入 态。,1、TTL CMOS 2、回差 电压滞后 脉宽3、多谐振荡器 单稳态触发器 施密特触发器 4、石英晶体 暂稳态,1、A 2、D 3、C 4、D 5、B 6、A 7、B 8、B 9、B,8一位8421BCD码计数器至少需要 个触发器。A.3 B.4 C.5 D.109.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使

6、用 级触发器。A.2 B.3 C.4 D.8108位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。A.1 B.2 C.4 D.811用二进制异步计数器从0做加法，计到十进制数178，则最少需要 个触发器。A.2 B.6 C.7 D.8 E.1012某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲，欲构成此分频器至少需要 个触发器。A.10 B.60 C.525 D.3150013某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8,8、B 9、B 10、D 11、D 12、A 13、B 14、AB,15要产生10个顺序脉冲

7、，若用四位双向移位寄存器CT74LS194来实现，需要 片。A.3 B.4 C.5 D.1016若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用 个触发器。A.2 B.3 C.4 D.10,15、A 16、C,二、判断题（正确打，错误的打）1同步时序电路由组合电路和存储器两部分组成。（ ）2组合电路不含有记忆功能的器件。（ ）3时序电路不含有记忆功能的器件。（ ）4同步时序电路具有统一的时钟CP控制。（ ）5异步时序电路的各级触发器类型不同。（ ）6环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（ ）7环形计数器如果不作自启动修改，则总有孤立状态存在。（ ）

8、8计数器的模是指构成计数器的触发器的个数。（ ）9计数器的模是指对输入的计数脉冲的个数。（ ）10D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。（ ）11在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。（ ）12把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（ ）13同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。（ ）14利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。（ ）,1. 2

9、. 3. 4. 5.6. 7. 8. 9. 10.11. 12. 13. 14.,三、填空题1寄存器按照功能不同可分为两类： 寄存器和 寄存器。2数字电路按照是否有记忆功能通常可分为两类： 、 。3由四位移位寄存器构成的顺序脉冲发生器可产生 个顺序脉冲。4时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。,1、移位 数码 2、组合逻辑电路 时序逻辑电路3、4 4、同步 异步,1、B2、C3、C4、D5、BD6、AD7、C,8、C 9、ABDE 10、ACDE 11、BCD 12、BCE 13、D 14、ABD 15、D 16、ABCD,17、A18、C,二、判断题（正确打

10、，错误的打）D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（ ）RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（ ）同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（ ）主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（ ）若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A。（ ）由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（ ）,1. 2. 3. 4. 5. 6. 7.,12 820

11、 0,1CD 2B 3C,4D 5ACD 6A 7E 8D 9C 10AB,11C 12ABC 13AB 14A 15AB,二、判断题（正确打，错误的打）1、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ ）2、编码与译码是互逆的过程。（ ）3、二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（ ）4、液晶显示器的优点是功耗极小、工作电压低。（ ）5、液晶显示器可以在完全黑暗的工作环境中使用。（ ）6、半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。（ ）7、共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（

12、 ）8、数据选择器和数据分配器的功能正好相反，互为逆过程。（ ）9、用数据选择器可实现时序逻辑电路。（ ）10、组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（ ）,1 2. 3. 4. 5.6. 7. 8. 9 10,三、填空题1半导体数码显示器的内部接法有两种形式：共 接法和共 接法。2对于共阳接法的发光二极管数码显示器，应采用 电平驱动的七段显示译码器。3消除竟争冒险的方法有 、 、 等。,1、阴 阳 2、低电平 3、修改逻辑设计 接入滤波电容 加选通脉冲,第三章 门电路一、选择题1. 三态门输出高阻状态时， 是正确的说法。A.用电压表测量指针不动 B.相当于悬空 C.电压

13、不高不低 D.测量电阻指针不动2. 以下电路中可以实现“线与”功能的有 。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门3以下电路中常用于总线应用的有 。 A.TSL门 B.OC门 C. 漏极开路门 D.CMOS与非门4逻辑表达式Y=AB可以用 实现。 A.正或门 B.正非门 C.正与门 D.负或门5TTL电路在正逻辑系统中，以下各种输入中 相当于输入逻辑“1”。 A.悬空 B.通过电阻2.7k接电源 C.通过电阻2.7k接地 D.通过电阻510接地,1、ABD 2、CD3、A4、CD5、ABC,6、ABD 7、C 8、ACD 9、ACD 10、B,二、判断题（正确打，错误的打

14、）1TTL与非门的多余输入端可以接固定高电平。（ ）2当TTL与非门的输入端悬空时相当于输入为逻辑1。（ ）3普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（ ）,4两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（ ）5CMOS或非门与TTL或非门的逻辑功能完全相同。（ ）6三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ ）7TTL集电极开路门输出为时由外接电源和电阻提供输出电流。（ ）8一般TTL门电路的输出端可以直接相连，实现线与。（ ）9CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。（ ）10TTL OC门（集电极开路门）的输出

15、端可以直接相连，实现线与。（ ）,. . . . . 7. 8. 9. 10.,三、填空题1. 集电极开路门的英文缩写为 门，工作时必须外加 和 。2OC门称为 门，多个OC门输出端并联到一起可实现 功能。3TTL与非门电压传输特性曲线分为 区、 区、 区、 区。4国产TTL电路 相当于国际SN54/74LS系列，其中LS表示 。,OC 电源 负载 集电极开路门 线与饱和区 转折区 线性区 截止区CT4000 低功耗肖特基,1、D2、ABCD3、B4、AD5、AC6、A7、ACD,8A+BC= 。A .A+B B.A+C C.（A+B）（A+C） D.B+C9在何种输入情况下，“与非”运算的结果是逻辑0。 A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110在何种输入情况下，“或非”运算的结果是逻辑0。 A全部输入0 B.全部输入1 C.任一输入0，其他输入1 D.任一输入1,8、C 9、D 10、BCD,1. 2. 3. 4. 5.6. 7. 8. 9 10,1布尔 与 或 非 与非 或非 与或非 同或 异或2逻辑表达式 真值表 逻辑图3交换律 分配律 结合律 反演定律4代入规则 对偶规则 反演规则,