《第13章先进封装技术ppt课件.ppt》由会员分享，可在线阅读，更多相关《第13章先进封装技术ppt课件.ppt（89页珍藏版）》请在三一办公上搜索。
1、第13章,先进封装技术,主要内容,BGACSPFC技术WLP技术MCM封装与三维封装,目前的先进封装技术包含了单芯片封装的改进和多芯片集成的创新两大方面。主要包括：（1）以适应芯片性能并提高互联封装效率的BGA封装（2）以提高芯片有效面积的芯片尺寸封装(CSP)（3）以减少制造环节和提高生产效率的晶圆级封装（WLP）（4）以提高电路拓展芯片规模和扩展电路功能的多芯片三维立体封装（3D）,图 从 QFP至晶圆级封装,13.1 BGA(ball grid array)技术 -发展历史,20世纪80年代，QFP的I/O引脚节距达到0.4-0.3mm时，使SMT技术遇到了极限，面临性能与组装的巨大障碍
2、。一种先进的芯片封装BGA(Ball Grid Array.球栅阵列)出现来应对上述挑战。该封装是1990年美国Motorola 公司与日本Citizen公司共同开发的，首先在便携式电话等设备中被采用。,13.1 BGA(ball grid array)技术 -发展历史,BGA的兴起得到迅速发展。使封装形式从四边引线-二维平面阵列。 BGA一出现便成为CPU、图形芯片、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。,BGA定义：,BGA(Ball Grid Array）球栅阵列，它是在基板的背面按阵列方式制作出球形凸点用以代替引脚，在基板的正面装配IC芯片，是多引脚LSI芯片封装用
3、的一种表面贴装型技术。,BGA可以使芯片做的更小,BGA的特点主要有：,(1)I/O引线间距大(如1.27毫米)，可容纳的I/O数目大 ；例如，引脚中心距为1.5mm的360引脚BGA仅为31mm见方；而引脚中心距为0.5mm的QFP 280引脚，边长为32mm.(2)封装可靠性高(不会损坏引脚)。焊点缺陷率低(1ppm/焊点),焊点牢固。(3)管脚水平面同一性较QFP容易保证，因为焊锡球在溶化后可以自动补偿芯片与PCB之间的平面误差。(4)回流焊时，焊点之间的张力产生良好的自对中效果，允许有50的贴片精度误差。,(5)有较好的电特性，由于引线短，导线的自感和导线间的互感很低，频率特性好。(6
4、)能与原有的SMT贴装工艺和设备兼容。原有的丝印机、贴片机和回流焊设备都可使用。(7)引脚可超过200500，是多引脚LSI 用的一种表面贴装型封装技术。(8)球形触点阵列有助于散热。,BGA 的类型,主要有四类:1、塑料球栅阵列（PBGA）2、陶瓷球栅阵列 CBGA（Ceramic BGA）3、陶瓷圆柱栅格阵列 (CCGA)4、载带球栅阵列（TBGA）,世界上首款BGA封装的主板芯片组i850,1.塑料球栅阵列（PBGA）工艺流程,PBGA（Plastic Ball Grid Array）PBGA的载体用材料：FR-4环氧树脂，与PCB用材料相同；芯片通过引线键合技术连接到载体上表面；采用塑
5、封进行载体塑模；采用阵列式低共熔点37Pb/63Sn焊料（约在183时发生熔化），安置到PCB载体的底部。焊料球的尺寸约为1mm,节距为1.272.54mm。,PBGA示意图,PBGA的主要优点,成本低，易加工；缺陷低；装配到PCB上质量高。,2.陶瓷球栅阵列 CBGA工艺,CBGA载体用材料：陶瓷多层载体；芯片连接到陶瓷载体上表面；采用90Pb/10Sn焊料球（300时发生熔化），以阵列形式安置到陶瓷载体的底部。焊料球尺寸为1mm,节距为1.27mm。,图 CBGA结构图,图 CBGA实例图,3.陶瓷圆柱栅格阵列 (CCGA)工艺,陶瓷体尺寸大于32平方毫米的CBGA替代品；采用90Pb/1
6、0Sn焊料圆柱阵列替代陶瓷载体的底面的贴装焊球。圆柱直径尺寸为0.508mm,高度1.8mm,节距为1.27mm。,图 CBGA结构图,4.载带球栅阵列（TBGA）,也称为阵列载带自动键合（Array Tape Automated Bonding,ATAB），是一种相对新颖的BGA封装。,TBGA优点：比其它BGA封装轻、小；电性能优良；装配的PCB上，封装效率高。,BGA的兴起和发展尽管解决了QFP面临的困难。但它仍然不能满足电子产品向更加小型、更多功能、更高可靠性对电路组件的要求，也不能满足硅集成技术发展和对进一步提高封装效率和进一步接近芯片本征传输速率的要求，所以更新的封装CSP(Chi
7、p Size Package芯片尺寸封装)又出现了。日本电子工业协会对CSP规定是芯片面积与封装尺寸面积之比大于80。,13.2 CSP技术,定义：芯片尺寸封装，简称CSP, (Chip Scale Package),是指封装外壳尺寸不超过裸芯片尺寸的1.2倍的一种先进的封装形式。是近几年流行的BGA向小型化、薄型化发展的封装。与BGA相比的优势：CSP比QFP和BGA提供了更短的互连，提高了可靠性；CSP与BGA结构相同，只是节距（球中心距）、锡球直径更小、密度更高；CSP是缩小了的BGA。,CSP特点：,封装尺寸小，可满足高密封装；电性能优良；测试、筛选、老化容易；散热性能优良；制造工艺、
8、设备兼容性好。,CSP的基本结构,CSP的结构主要有4部分：IC芯片，互连层，焊球（或凸点、焊柱），保护层。互连层是通过载带自动焊接（TAB）、引线键合（WB）、倒装芯片（FC）等方法来实现芯片与焊球（或凸点、焊柱）之间内部连接的，是CSP封装的关键组成部分。CSP的典型结构如下图所示。,CSP的典型结构,CSP的分类,柔性基板（Flex Circuit Interposer） 刚性基板（Rigid Substrate Interposer） 引线框架式晶圆级CSP薄膜型CSP,1、柔性基板封装（Flex Circuit Interposer）,由美国Tessera公司开发的这类CSP封装的基
9、本结构如下图2所示。主要由IC芯片、载带（柔性体）、粘接层、凸点（铜/镍）等构成。载带是用聚酰亚胺和铜箔组成。它的主要特点是结构简单，可靠性高，安装方便，可利用原有的TAB（Tape Automated Bonding）设备焊接。,柔性基板封装,2、刚性基板封装（Rigid Substrate interposer）,由日本Toshiba公司开发的这类CSP封装,实际上就是一种陶瓷基板薄型封装，其基本结构如下页图。它主要由芯片、氧化铝（Al2O3）基板、铜（Au）凸点和树脂构成。通过倒装焊、树脂填充和打印3个步骤完成。它的封装效率（芯片与基板面积之比）可达到75，是相同尺寸的TQFP的2.5倍
10、。,刚性基板封装,3、引线框架式CSP封装（Custom Lead Frame）,由日本Fujitsu公司开发的此类CSP封装基本结构如下页图所示。它分为Tape-LOC和MF-LOC 两种形式，将芯片安装在引线框架上，引线框架作为外引脚，因此不需要制作焊料凸点，可实现芯片与外部的互连。它通常分为Tape-LOC和MF-LOC 两种形式。,引线框架式CSP,4、圆片级CSP封装（Wafer-Level Package）,封装见下页图。它是在圆片前道工序完成后，直接对圆片利用半导体工艺进行后续组件封装，利用划片槽构造周边互连，再切割分离成单个器件。WLP主要包括两项关键技术即再分布技术和凸焊点制
11、作技术。它有以下特点：相当于裸片大小的小型组件（在最后工序切割分片）；以圆片为单位的加工成本（圆片成本率同步成本）；加工精度高（由于圆片的平坦性、精度的稳定性）。,5、薄膜型CSP,薄膜型CSP：由日本三菱电机公司开发的CSP结构如图6所示。它主要由IC芯片、模塑的树脂和凸点等构成。芯片上的焊区通过在芯片上的金属布线与凸点实现互连，整个芯片浇铸在树脂上，只留下外部触点。这种结构可实现很高的引脚数，有利于提高芯片的电学性能、减少封装尺寸、提高可靠性，完全可以满足储存器、高频器件和逻辑器件的高I/O数需求。同时由于它无引线框架和焊丝等，体积特别小，提高了封装效率。,CSP应用领域,目前日本有多家公
12、司生产CSP。而且正越来越多地应用于移动电话、数码录像机、笔记本电脑等产品上。从CSP近几年的发展趋势来看，CSP将取代QFP成为高I/O引线IC封装的主流。在美国，主要用于高端电子产品领域，多芯片组件（MCM），存储器件，尤其是I/O端子在2000以上的高性能电子产品。,CSP封装技术展望,有待进一步研究解决的问题 CSP的未来发展趋势 IC制造商正致力于开发0.3m节距甚至更小的、尤其是具有尽可能多I/O数的CSP产品。,市场预测 CSP技术刚形成时产量很小，1998年才进入批量生产，2002年的销售收入已达10.95亿美元，占到IC市场的5%左右。国外权威机构预测，全球CSP的市场需求量
13、年内将达到64.81亿枚，2004年为88.71亿枚， 2005年将突破百亿枚大关，达103.73亿枚，2006年更可望增加到126.71亿枚。尤其在存储器方面应用更快，预计年增长幅度将高达54.9%。,13.3 倒装芯片技术,Flip Chip既是一种芯片互连技术，又是一种理想的芯片粘接技术。倒装芯片之所以被称为“倒装”，是相对于传统的金属线键合连接方式（Wire Bonding）与植球后的工艺而言的。传统的通过金属线键合与基板连接的芯片电气面朝上，而倒装芯片的电气面朝下，相当于将 前者翻转过来，故称其为“倒装芯片”。在圆片（Wafer） 上芯片植完球后，需要将其翻转，送入贴片机，便于贴装，
14、也由于这一翻转过程，而被称为“倒装芯片”。,FC技术定义,是芯片有源区面对基板，直接通过芯片上呈阵列排列的凸点来实现芯片与衬底（或电路板）的互连。由于芯片以倒扣方式安装到衬底上，故称为“倒装芯片”（Flip-Chip） 。,FC技术特点,提供更高的密度；倒装占有面积几乎与芯片大小一致；在所有SMT表面安装技术中，倒装芯片可以达到最小、最薄的封装。采用凸点结构，互联线更短，减小了延迟，有效地提高了电性能；芯片的热量可通过凸点直接传输给衬底，散热性能提高；是一种高密度芯片互连技术，还是理想的芯片贴装技术。,倒装芯片大致工艺过程（1）,图 模具填充,图 凸点转移的工艺步骤,图 完成了转移工艺后晶圆上
15、 的焊料凸点,图 完成转移工艺后从 模具板分离开的晶圆,倒装芯片大致工艺过程（2）,倒装芯片有三种主要连接形式:控制塌陷芯片连接(Controlled Collapse Chip Connection) 技术是一种超精细间距的BGA型式。直接芯片连接(Direct chip attach)粘结剂连接的倒装芯片(Flip Chip Adhesive Attachement)。,1、控制塌陷芯片连接（4）,是类似超细间距形式焊球阵列间距一般为：0.2 0.254mm。焊球直径为0.100.127mm。凸点焊料为97Pb/3Sn。焊球在硅片上可以采用完全分布或局部分布。 基板采用陶瓷基板UMB（Un
16、der- Bump Metallurgy）焊球底部金属由”粘附层-扩散阻挡层-导电层”多层金属化系统构成。 由于陶瓷可以承受较高的回流温度，因此陶瓷被用来作为连接的基材，通常是在陶瓷的表面上预先分布有镀Au或Sn的连接盘，然后进行形式的倒装片连接。,控制塌陷芯片连接,连接的优点在于： 具有优良的电性能和热特性 在中等焊球间距的情况下，数可以很高不受焊盘尺寸的限制 可以适于批量生产 可大大减小尺寸和重量,2、直接芯片连接,和类似是一种超细间距连接。的硅片和连接中的硅片结构相同，两者之间的唯一区别在于基材的选择。采用的基材是印制材料PCB。焊球组份是97Pb/3Sn，连接焊接盘上的焊料是共晶焊料（
17、37Pb/63Sn)。由于间距仅为0.203-0.254mm,共晶焊料漏印到连接焊盘上相当困难，所以取代焊膏漏印这种方式，在组装前给连接焊盘顶镀上铅锡焊料，焊盘上的焊料体积要求十分严格，通常要比其它超细间距元件所用的焊料多。在连接焊盘上0.051-0.127mm厚的焊料由于是预镀的，一般略呈圆顶状，必须要在贴片前整平，否则会影响焊球和焊盘的可靠对位。,直接芯片连接,3、粘结剂连接的倒装芯片,连接存在多种形式，当前仍处于初期开发阶段。硅片与基材之间的连接不采用焊料，而是用粘结剂来代替。这种连接中的硅片底部可以有焊球，也可以采用焊料凸点等结构。采用的胶粘剂包括：各向同性和各向异性等多种类型；基材通
18、常选用：陶瓷、印刷板材料、柔性电路板。,FCAA,FC发展现状,倒装芯片在1964年开始出现，1969年由IBM发明了倒装芯片的C4工艺（Controlled Collapse Chip Connection， 可控坍塌芯片联接）。 Flip-Chip封装技术与传统的引线键合工艺相比具有许多明显的优点,包括,优越的电学及热学性能,高I/O引脚数，封装尺寸减小等。,Flip-Chip封装杰出的热学性能是由低热阻的散热盘及结构决定的。Flip-Chip封装另一个重要优点是电学性能。引线键合工艺已成为高频及某些应用的瓶颈，使用Flip-Chip封装技术改进了电学性能。如今许多电子器件工作在高频，在过
19、去，2-3GHZ是IC封装的频率上限，Flip-Chip封装根据使用的基板技术可高达10-40 GHZ。,倒装芯片几何尺寸用一个“小”字来形容：焊球直径小（小到0.05mm），焊球间距小（小到0.1mm），外形尺寸小（1mm2）。要获得满意的装配良率，给贴装设备及其工艺带来了挑战，随着焊球直径的缩小，贴装精度要求越来越高。目前，12m甚至10m的精度越来越常见。,过去只是比较少量的特殊应用，近几年倒装芯片已经成为高性能封装的互连方法，它的应用得到比较广泛快速的发展。目前，倒装芯片技术已成为当今最先进的微电子封装技术之一。它将电路组装密度提升到了一个新高度，随着世纪电子产品体积的进一步缩小，倒装
20、芯片的应用将会越来越广泛。,13.4 WLP技术,晶圆级封装（Wafer Level Package,WLP）以BGA技术为基础，是一种改进和提高的CSP,也称为圆片级芯片尺寸封装（WLSCSP）。采用批量生产工艺制造技术，把芯片制造与封装融为一体，改变了芯片制造业与封装业的分离的局面。WLS技术发展迅速，晶圆级产品2000年市场20亿只，2005年达120亿只，增长速度十分惊人。,优势,利用薄膜再分布技术，成功解决I/O间距小于70um时，引线键合技术不再适用（因线径为25-32um，线端烧成球直径为2-3倍线径。）的技术障碍。批量生产芯片技术；尺寸最小的低成本封装。,WLP的工艺技术,晶圆
21、级封装主要采用两个基本工艺：(1)薄膜再分布技术工艺步骤：IC芯片上涂覆金属布线层间介质材料；淀积金属薄膜用光刻法制备金属导线 和连接的凸点焊区。在凸点焊区淀积UBM（凸 点与金属焊区的金属层）在UBM上制作凸点。,图 将周边焊点重布为焊盘阵列,上图为一个微处理器，它采用圆片级尺寸封装，周边焊盘重新连接到可焊接的面阵列焊盘上。,图 重分布简单过程,(2)凸点技术焊料凸点通常为球形。制备球栅阵列有三种方法：应用预制焊球；丝网印刷；电化学淀积（电镀）。,凸点制备工艺流程,晶圆级封装的可靠性,一般根据用户要求。1、要求： -45 125，500次循环；2、要求： 0 100，800次循环.,WLP优
22、点,WLP优点：封装效率高；WLP具有倒装芯片封装（FCP）和芯片尺寸封装（CSP）的所有优点（轻、薄、短、小）。引线电感、引线电阻等寄生参数小，电、热性能较好。WLP工艺技术与芯片制造工艺设备兼容。符合目前表面贴装技术（SMT）潮流。,WLP局限性,由于WLP的所有引出端不能扩展到管芯外形之外，这就决定了其封装外引出端不可能很多；一般采用焊凸点的I/O数为4100，采用金凸点以FC直接键合的I/O数可为8400。具体封装工艺、结构形式、支撑设备有待优化，标准化较差。可靠性数据的积累有限，影响使用。需进一步降低成本。,13.5 MCM（MCP）Multi Chip Module封装与三维封装技
23、术,MCM封装多芯片组件（MCM）是使用多层连线基板，再以打线键合、TAB或C4键合方法将一个以上的IC芯片与基板连接,使其成为具有特定功能组件。也是专用集成电路封装的一种模式。主要优点：大幅提高电路连线密度，提高封装效率；可完成“轻、薄、短、小”的封装设计；提高可靠性。,MCM 与SMT封装导线数目比较,MCM封装分类,MCM-L:层压介质采用多层印制电路板叠压制成，主要用于30MHz以下产品MCMC:基板为陶瓷或玻璃瓷采用高密度多层布线陶瓷基板制成，导体电路以厚膜印刷技术制成。主要用于3050MHz高可靠性产品MCM-D:硅或介质材料上的淀积布线采用薄膜多层布线硅或陶瓷基板制成，组装密度高
24、，主要用于500MHz以上的产品,MCM封装,先进封装：MCM-PBGA,三维（3 D）封装技术,通常所说的多芯片组件都是指二维的（2D-MCM），所有的元器件都布置在一个平面上，是单芯片封装在两维空间里的延伸；随着芯片的集成度的不断提高， 2D-MCM组装效率最高达85%，已达到理论极限，成为混合集成电路持续发展的障碍。为改变这种状态，三维多芯片（3D-MCM）应运而生。3D封装模块是指芯片在Z方向垂直互联结构。,最先的3D应用将会是CMOS图像传感器（CIS），接着是DRAM、逻辑电路上存储器，并在2014年之前在异质集成中获得应用。伴随这一过程，TSV（穿通硅通孔）尺寸将不断变小，而硅层
25、厚度也将不断变薄。,3D封装主要类型,1、引线键合堆栈实施,2、美国Tessera公司的BGA堆栈,3、三维折叠封装技术,4、超薄三维芯片封装实例,3D-MCM的优点和缺点,优点：在尺寸和重量方面，3D设计替代单芯片封装缩小尺寸、减轻重量。与MCM技术相比，3D技术可使系统体积缩小56倍,重量减轻319倍。在硅效率方面， MCM使用了裸芯片，使焊盘减小20%90%，而3D技术的硅效率超过100%。信号延迟缩短；噪声减小；功耗降低；系统性能提高；互连适用性和可接入性；增大带宽。,3D技术缺点,缺点：热处理；设计复杂性；成本；交货时间。,MCM（multichip module)多芯片模块封装,3D封装,END,CSP,QFN 封装(Quad Flat Nolead，方形扁平无引脚封装,
