门电路和组合逻辑电路ppt课件.ppt

上传人:小飞机 文档编号:1368589 上传时间:2022-11-15 格式:PPT 页数:85 大小:1.86MB
返回 下载 相关 举报
门电路和组合逻辑电路ppt课件.ppt_第1页
第1页 / 共85页
门电路和组合逻辑电路ppt课件.ppt_第2页
第2页 / 共85页
门电路和组合逻辑电路ppt课件.ppt_第3页
第3页 / 共85页
门电路和组合逻辑电路ppt课件.ppt_第4页
第4页 / 共85页
门电路和组合逻辑电路ppt课件.ppt_第5页
第5页 / 共85页
点击查看更多>>
资源描述

《门电路和组合逻辑电路ppt课件.ppt》由会员分享,可在线阅读,更多相关《门电路和组合逻辑电路ppt课件.ppt(85页珍藏版)》请在三一办公上搜索。

1、第12章 逻辑门 和组合逻辑电路,12.1 逻辑门电路,12.3 组合逻辑电路的分析和设计,12.4 常用中规模组合逻辑功能器件,由电子电路实现逻辑运算时,它的输入和输出信号都是用电位(或称电平)的高低表示的。高电平和低电平都不是一个固定的数值,而是有一定的变化范围。,门电路是用以实现逻辑关系的电子电路,与前面所讲过的基本逻辑关系相对应。,门电路主要有:与门、或门、非门、与非门、或非门、异或门等。,12.1.1 基本逻辑门电路,12.1 基本门电路,电平的高低一般用“1”和“0”两种状态区别,若规定高电平为“1”,低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明,均采用正逻辑。,1,

2、0,高电平,低电平,1. 与 门电路,(1) 电路,(2) 工作原理,输入A、B、C全为高电平“1”,输出 Y 为“1”。,输入A、B、C不全为“1”,输出 Y 为“0”。,0V,0V,3V,1. 与 门电路,即:有“0”出“0”, 全“1”出“1”,2. 或门电路,(1) 电路,0V,3V,3V,(2) 工作原理,输入A、B、C全为低电平“0”,输出 Y 为“0”。,输入A、B、C有一个为“1”,输出 Y 为“1”。,2. 或门电路,即:有“1”出“1”, 全“0”出“0”,3. 非门电路,“0”,“1”,(1) 电路,“0”,“1”,1. 与非门,有“0”出“1”,全“1”出“0”,“非”

3、门,12.1.2 复合门,2. 或非门,12.1.2 复合门,有“1”出“0”,全“0”出“1”,例:根据输入波形画出输出波形,A,B,有“0”出“0”,全“1”出“1”,有“1”出“1”,全“0”出“0”,&,A,3. 与或非门电路,12.1.2 复合门,逻辑表达式:,逻辑符号,例: 用 “与非”门构成基本门电路,(2)应用“与非”门构成“或”门电路,(1) 应用“与非”门构成“与”门电路,由逻辑代数运算法则:,由逻辑代数运算法则:,(3) 应用“与非”门构成“非”门电路,(4) 用“与非”门构成“或非”门,由逻辑代数运算法则:,TTL门电路是双极型集成电路,与分立元件相比,具有速度快、可靠

4、性高和微型化等优点,目前分立元件电路已被集成电路替代。,12.1.3 集成逻辑门,“与非”逻辑关系,“与非”门,12.1.3 集成逻辑门,74LS00、74LS20管脚排列示意图,12. 6 组合逻辑电路的分析和设计,组合逻辑电路框图,12. 2. 1 组合逻辑电路的分析,(1) 由逻辑图写出输出端的逻辑表达式,(2) 运用逻辑代数化简或变换,(3) 列逻辑状态表,(4) 分析逻辑功能,已知逻辑电路,确定,逻辑功能,分析步骤:,例 1:分析下图的逻辑功能,(1) 写出逻辑表达式,(2) 应用逻辑代数化简,反演律,反演律,(3) 列逻辑状态表,逻辑式,(1) 写出逻辑式,例 2:分析下图的逻辑功

5、能,化简,(2) 列逻辑状态表,(3) 分析逻辑功能 输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”) ,可用于判断各输入端的状态是否相同。,逻辑式,例3:分析下图的逻辑功能,Y,&,&,1,B,A,&,C,1,0,1,A,设:C=1,封锁,打开,选通A信号,B,Y,&,&,1,B,A,&,C,0,0,1,设:C=0,封锁,选通B信号,打开,例 3:分析下图的逻辑功能,12. 2. 2 组合逻辑电路的设计,设计步骤如下:,例1:设计一个三人(A、B、C)表决电路。每人有一按键,如果赞同,按键,表示“1”;如不赞同,不按键,表示 “0”。表决结果用指示灯表示,多数赞同

6、,灯亮为“1”,反之灯不亮为“0”。,(1) 列逻辑状态表,(2) 写出逻辑表达式,取 Y=“1”( 或Y=“0” ) 列逻辑式,(3) 用“与非”门构成逻辑电路,在一种组合中,各输入变量之间是“与”关系,各组合之间是“或”关系,三人表决电路,例2:设计一个三变量奇偶检验器。 要求: 当输入变量A、B、C中有奇数个同时为“1”时,输出为“1”,否则为 “0”。用“与非”门实现。,(1) 列逻辑状态表,(2) 写出逻辑表达式,(3) 用“与非”门构成逻辑电路,解:,(4) 逻辑图,Y,C,B,A,0,1,0,1,0,例 3: 某工厂有A、B、C三个车间和一个自备电站,站内有两台发电机G1和G2。

7、G1的容量是G2的两倍。如果一个车间开工,只需G2运行即可满足要求;如果两个车间开工,只需G1运行,如果三个车间同时开工,则G1和 G2均需运行。试画出控制G1和 G2运行的逻辑图。,设:A、B、C分别表示三个车间的开工状态: 开工为“1”,不开工为“0”; G1和 G2运行为“1”,不运行为“0”。,(1) 根据逻辑要求列状态表,首先假设逻辑变量、逻辑函数取“0”、“1”的含义。,逻辑要求:如果一个车间开工,只需G2运行即可满足要求;如果两个车间开工,只需G1运行,如果三个车间同时开工,则G1和 G2均需运行。,开工,“1”,不开工,“0”,运行,“1”,不运行,“0”,(1) 根据逻辑要求

8、列状态表,(2) 由状态表写出逻辑式,或由卡图诺可得相同结果,(3) 化简逻辑式可得:,(4) 用“与非”门构成逻辑电路,(5) 画出逻辑图,在数字电路中,常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的使用方法。,12.3 常用中规模组合逻辑功能器件,12. 3.1 加法器,二进制,十进制:09十个数码,“逢十进一”。,在数字电路中,为了把电路的两个状态 (“1”态和“0”态)与数码对应起来,采用二进制。,二进制:0,1两个数码,“逢二进一”。,12. 3.1 加法器,加法器: 实现二进制加法运算的电路,进位,不考虑低位来的进位,要考

9、虑低位来的进位,1. 半加器,半加:实现两个一位二进制数相加,不考虑来自低位的进位。,逻辑符号:,半加器:,半加器逻辑状态表,逻辑表达式,2. 全加器,全加:实现两个一位二进制数相加,且考虑来自低位的进位。,逻辑符号:,全加器:,(1) 列逻辑状态表,(2) 写出逻辑式,12. 3.2 编码器,把二进制码按一定规律编排,使每组代码具有一特定的含义,称为编码。具有编码功能的逻辑电路称为编码器。,n 位二进制代码有 2n 种组合,可以表示 2n 个信息。,要表示N个信息所需的二进制代码应满足 2n N,1. 二进制编码器,将输入信号编成二进制代码的电路。,2n个,n位,(1) 分析要求: 输入有8

10、个信号,即 N=8,根据 2n N 的关系,即 n=3,即输出为三位二进制代码。,例:设计一个编码器,满足以下要求:(1) 将 I0、I1、I7 8个信号编成二进制代码。(2) 编码器每次只能对一个信号进行编码,不 允许两个或两个以上的信号同时有效。(3) 设输入信号高电平有效。,解:,(2) 列编码表:,(3) 写出逻辑式并转换成“与非”式,Y2 = I4 + I5 + I6 +I7,Y1 = I2+I3+I6+I7,Y0 = I1+ I3+ I5+ I7,(4) 画出逻辑图,将十进制数 09 编成二进制代码的电路,2. 二 十进制编码器,表示十进制数,列编码表:四位二进制代码可以表示十六种

11、不同的状态,其中任何十种状态都可以表示09十个数码,最常用的是8421码。,8421BCD码编码表,写出逻辑式并化成“或非”门和“与非”门,画出逻辑图,法二:,十键8421码编码器的逻辑图,当有两个或两个以上的信号同时输入编码电路,电路只能对其中一个优先级别高的信号进行编码。,即允许几个信号同时有效,但电路只对其中优先级别高的信号进行编码,而对其它优先级别低的信号不予理睬。,3. 优先编码器,74LS4147 编码器功能表,例: 74LS147集成优先编码器(10线-4线),74LS147引脚图,低电平有效,12.3.3 译码器,译码是编码的反过程,它是将代码的组合译成一个特定的输出信号。,1

12、. 二进制译码器,状 态 表,例:三位二进制译码器(输出高电平有效),写出逻辑表达式,逻辑图,译码器,74138集成译码器,74138集成译码器功表能,一个3线8线译码器能产生三变量函数的全部最小项。,基于这一点用该器件能够方便地实现三变量逻辑函数。,m(1,2,3,4,5,6),构成的逻辑电路图,双 2/4 线译码器,A0、A1是输入端,74LS139译码器功能表,74LS139型译码器,2. 二-十进制显示译码器,在数字电路中,常常需要把运算结果用十进制 数显示出来,这就要用显示译码器。,1 1 0 1 1 0 1,低电平时发光,高电平时发光,2. 七段译码显示器,七段显示译码器状态表,1

13、2. 3.4 数据选择器和数据分配器,在数字电路中,当需要进行远距离多路数字传输时,为了减少传输线的数目,发送端常通过一条公共传输线,用多路选择器分时发送数据到接收端,接收端利用多路分配器分时将数据分配给各路接收端,其原理如图所示。,使能端,多路选择器,多路分配器,1. 数据选择器,从多路数据中选择其中所需要的一路数据输出。,例:四选一数据选择器,输出数据,使能端,由逻辑图写出逻辑表达式,多路选择器广泛应用于多路模拟量的采集及 A/D 转换器中。,74LS151功能表,例:,用74LS151型8选1数据选择器实现逻辑函数式 Y=AB+BC+CA,解:将逻辑函数式用最小项表示,将输入变量A、B、

14、C分别对应地接到数据选择器的选择端A2 、A1 、 A0。由状态表可知,将数据输入端D3 、D5 、 D6 、 D7 接“1”,其余输入端接“0”,即可实现输出Y,如图所示。,将输入变量A、B、C分别对应地接到数据选择器的选择端 A2 、A1 、 A0。由状态表可知, 将数据输入端D3 、D5 、 D6 、 D7 接“1”,其余输入端接“0”,即可实现输出Y, 如图所示。,74LS151功能表,2. 数据分配器,将一个数据分时分送到多个输出端输出。,数据输入,使能端,D,Y0,Y1,Y2,Y3,S,数据输出端,确定芯片是否工作,数据分配器的功能表,Y3 Y2 Y1 Y0,交通信号灯故障检测电路,灯亮 “1”表示,灯灭 “0”表示,,故障 “1”表示,正常 “0”表示,,应用举例,(1) 列逻辑状态表,(2) 写出逻辑表达式,(3) 化简可得:,为减少所用门数,将上式变换为:,(4) 画逻辑图,发生故障时,F=1,晶体管导通, 继电器KA通电,其触点闭合, 故障指示灯亮。,

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 生活休闲 > 在线阅读


备案号:宁ICP备20000045号-2

经营许可证:宁B2-20210002

宁公网安备 64010402000987号