《《计算机组成原理》复习内容ppt课件.ppt》由会员分享，可在线阅读，更多相关《《计算机组成原理》复习内容ppt课件.ppt（151页珍藏版）》请在三一办公上搜索。
1、计算机系统概论,第 一 章,主要内容,1、计算机的基本组成和层次结构：2、冯诺依曼计算机的特点；3、计算机硬件的基本组成；4、计算机软件的分类和计算机的工作过程；5、计算机的性能指标；6、专业英文术语。,1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统计算机硬件、软件和数据通信设备的物理或逻辑的综合体。 计算机硬件计算机的物理实体。 计算机软件计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要,2. 如何理解计算机的层次结构？答：计算机硬件、系统软件和应用软件构成了计算机系统的三个层次结构。（1）硬件系统是最内
2、层的，包括微指令系统层、机器语言层。它是整个计算机系统的基础和核心。（2）系统软件在硬件之外，包括操作系统层，为用户提供一个基本操作界面。（3）应用软件在最外层，包括汇编语言层和高级语言层，为用户提供解决具体问题的应用系统界面。通常将硬件系统之外的其余层称为虚拟机。各层次之间关系密切，上层是下层的扩展，下层是上层的基础，各层次的划分不是绝对的。,3. 说明高级语言、汇编语言和机器语言的差别及其联系。答：机器语言是计算机硬件能够直接识别的语言，汇编语言是机器语言的符号表示，高级语言是面向算法的语言。高级语言编写的程序（源程序）处于最高层，必须翻译成汇编语言，再由汇编程序汇编成机器语言（目标程序）
3、之后才能被执行。,4. 如何理解计算机组成和计算机体系结构？答：计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，如指令系统、数据类型、寻址技术组成及I/O机理等。计算机组成是指如何实现计算机体系结构所体现的属性，包含对程序员透明的硬件细节，如组成计算机系统的各个功能部件的结构和功能，及相互连接方法等。,5. 冯诺依曼计算机的特点是什么？ 解：冯氏计算机的特点是：P9 由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同一形式（二进制形式）存于存储器中； 指令由操作码、地址码两大部分组成； 指令在存储器中顺序存放，通常自动顺序取出执行； 以运算器为中心（原始冯氏
4、机）。,6. 画出计算机硬件组成框图，说明各部件的作用及计算机系统的主要技术指标。答：计算机硬件组成框图如下：,各部件的作用如下： 控制器：整机的指挥中心，它使计算机的各个部件自动协调工作。 运算器：对数据信息进行处理的部件，用来进行算术运算和逻辑运算。 存储器：存放程序和数据，是计算机实现“存储程序控制”的基础。 输入设备：将人们熟悉的信息形式转换成计算机可以接受并识别的信息形式的设备。 输出设备：将计算机处理的结果（二进制信息）转换成人类或其它设备可以接收和识别的信息形式的设备。,计算机系统的主要技术指标有：机器字长：指CPU一次能处理的数据的位数。通常与CPU的寄存器的位数有关，字长越长
5、，数的表示范围越大，精度也越高。机器字长也会影响计算机的运算速度。数据通路宽度：数据总线一次能并行传送的数据位数。存储容量：指能存储信息的最大容量，通常以字节来衡量。一般包含主存容量和辅存容量。运算速度：通常用MIPS（每秒百万条指令）、MFLOPS（每秒百万次浮点运算）或CPI（执行一条指令所需的时钟周期数）来衡量。CPU执行时间是指CPU对特定程序的执行时间。主频：机器内部主时钟的运行频率，是衡量机器速度的重要参数。吞吐量：指流入、处理和流出系统的信息速率。它主要取决于主存的存取周期。响应时间：计算机系统对特定事件的响应时间，如实时响应外部中断的时间等。,7. 解释下列概念：主机、CPU、
6、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P10 主机是计算机硬件的主体部分，由CPU+MM（主存或内存）组成； CPU中央处理器（机），是计算机硬件的核心部件，由运算器+控制器组成；,主存计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取； 存储单元可存放一个机器字并具有特定存储地址的存储单位； 存储元件存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取； 存储字一个存储单元所存二进制代码的逻辑单位；,存储字长一个存储单元所存二进制代码的位数； 存储容量存储器中可存二进
7、制代码的总量； 机器字长CPU能同时处理的数据位数； 指令字长一条指令的二进制代码位数；,8. 解释下列英文缩写的中文含义：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS 解： CPUCentral Processing Unit，中央处理机（器），见7题； PCProgram Counter，程序计数器，存放当前欲执行指令的地址，并可自动计数形成下一条指令地址的计数器； IRInstruction Register，指令寄存器，存放当前正在执行的指令的寄存器；,CUControl Unit，控制单元（部件），控制器中产生微操作命令序列
8、的部件，为控制器的核心部件； ALUArithmetic Logic Unit，算术逻辑运算单元，运算器中完成算术逻辑运算的逻辑部件； ACCAccumulator，累加器，运算器中运算前存放操作数、运算后存放运算结果的寄存器； MQMultiplier-Quotient Register，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。,X此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数； MARMemory Address Register，存储器地址寄存器，内存中用来存放欲访问存储单元地址的寄存器； MDRMemory D
9、ata Register，存储器数据缓冲寄存器，主存中用来存放从某单元读出、或写入某存储单元数据的寄存器；,I/OInput/Output equipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送； MIPSMillion Instruction Per Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位； CPICycle Per Instruction，执行一条指令所需时钟周期数，计算机运算速度指标计量单位之一；,FLOPSFloating Point Operation Per Second，每秒浮点运算次数，计算机运算速度
10、计量单位之一。,10. 指令和数据都存于存储器中,计算机如何区分它们？ 解：计算机硬件主要通过不同的时间段来区分指令和数据，即：取指周期（或取指微程序）取出的既为指令，执行周期（或相应微程序）取出的既为数据。 另外也可通过地址来源区分，从PC指出的存储单元取出的是指令，由指令地址码部分提供操作数地址。,返回目录,系 统 总 线,第 三 章,主要内容,1、总线的基本概念：总线是连接多个部件的信息传输线，是各部件共享的传输介质。2、总线的分类：片内总线、系统总线和通信总线。系统总线按传输方式分：数据总线、地址总线和控制总线。3、总线特性 机械特性、电气特性、功能特性和时间特性。4、总线标准： IS
11、A、EISA、PCI、PCI-E、AGP、RS-232C、USB等。5、总线结构：单总线结构和多总线结构6、总线控制：判优控制和通信控制7、总线判优控制：集中式、分布式；8、集中式控制：链式查询、计数器定时查询和独立请求方式3、总线通信控制：同步通信、异步通信、半同步通信和分离式通信；,P61例3.1、P62例3.2,1. 什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？ 解：总线是多个部件共享的传输部件； 总线传输的特点是：某一时刻只能有一路信息在总线上传输，即分时使用； 为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。,4. 为什么要设置总线判优
12、控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？ 解：总线判优控制解决多个部件同时申请总线时的使用权分配问题； 常见的集中式总线控制有三种：链式查询、计数器查询、独立请求； 特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式判优速度最快，但硬件器件用量大，连线多，成本较高。,5. 解释下列概念：总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期和总线的通信控制。 解： 总线的主设备（主模块）指一次总线传输期间，拥有总线控制权的设备（模块）； 总线的
13、从设备（从模块）指一次总线传输期间，配合主设备完成传输的设备（模块），它只能被动接受主设备发来的命令；,总线的传输周期总线完成一次完整而可靠的传输所需时间； 总线的通信控制指总线传送过程中双方的时间配合方式。,6. 试比较同步通信和异步通信。 解： 同步通信由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合； 异步通信不由统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。,10. 为什么要设置总线标准？你知道目前流行的总线标准有哪些？
14、什么叫plug and play？哪些总线有这一特点？ 解： 总线标准的设置主要解决不同厂家各类模块化产品的兼容问题； 目前流行的总线标准有：ISA、EISA、PCI、PCI-E、AGP、RS-232C、USB等； plug and play即插即用，EISA、PCI、USB等具有此功能。,13. 什么是总线的数据传输率，它与哪些因素有关？答：总线数据传输率即总线带宽，指单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数来衡量。它与总线宽度和总线频率有关，总线宽度越宽，频率越快，数据传输率越高。,15. 在一个32位的总线系统中，总线的时钟频率为66MHZ，假设总线最短传输周期为4个时
15、钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施？解：总线传输周期=4*1/66M秒总线的最大数据传输率=32/(4/66M)=528Mbps若想提高数据传输率，可以提高总线时钟频率、增大总线宽度或者减少总线传输周期包含的时钟周期个数。,16. 在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终止位。若要求每秒传送120个字符，试求传送的波特率和比特率。解：一帧包含：1+8+1+2=12位 故波特率为：（1+8+1+2）*120=1440bps 比特率为：8*120=960bps,存 储 器,第 四 章,主要内容,1、存储器的分类,主要内容,2、
16、存储器的层次结构：主存、高速缓冲存储器（Cache）和辅存；3、主存的基本组成和性能指标,性能指标：存储容量、存储速度和存储带宽,主要内容,4、半导体随机存取存储器：SRAM静态存储器和DRAM动态存储器的工作原理；5、动态RAM的刷新：集中刷新、分散刷新和异步刷新4、只读存储器：PROM、EPROM和EEPROM5、主存储器和CPU的连接设计（重点）：字和位扩展6、存储器的校验：奇偶校验、汉明码校验和CRC码6、提高主存速度的措施：单体多字系统、多体并行系统和高性能的存储芯片。7、高速缓冲存储器（Cache）（重点）：程序访问的局部性原理、Cache的工作原理、Cache的映像方式、Cach
17、e的替换策略、写策略、命中率；8、辅助存储器：硬盘、软盘、磁带和光盘等。,P94例4.1、P95例4.2、P111例4.7、P120例 4.8、4.9、4.10、4.11,1、解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。答：主存：主存储器，用于存放正在执行的程序和数据。CPU可以直接进行随机读写，访问速度较高。辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。RAM：半导体随机
18、存取存储器，主要用作计算机中的主存。SRAM：静态半导体随机存取存储器。DRAM：动态半导体随机存取存储器。,ROM：掩膜式半导体只读存储器。由芯片制造商在制造时写入内容，以后只能读出而不能写入。PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。EPROM：紫外线擦写可编程只读存储器。需要修改内容时，现将其全部内容擦除，然后再编程。擦除依靠紫外线使浮动栅极上的电荷泄露而实现。EEPROM：电擦写可编程只读存储器。CDROM：只读型光盘。Flash Memory：闪速存储器。或称快擦型存储器。,2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。答：计算机
19、中寄存器、Cache、主存、硬盘可以用于存储信息。按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。,3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，
20、他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。,主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。,4. 说明存取周期和存取时间的区别。 解：存取周期和存取时间的
21、主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期 = 存取时间 + 恢复时间 5. 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？ 解：存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽 = 1/200ns X 32位= 160M位/秒 = 20MB/S = 5M字/秒,6. 某机字长为32位，其存储容量是64KB，按字编址它的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。 解：存储容量是64KB时，按字节编址的寻址范围就是64KB，则：
22、按字寻址范围 = 64KX8 / 32=16K字 按字节编址时的主存地址分配图如下：,0,1,2,3,6,5,4,65534,65532,7,65535,65533,字地址 HB 字节地址LB,0486552865532,8、试比较静态RAM和动态RAM,存储原理,集成度,芯片引脚,功耗,价格,速度,刷新,9. 什么叫刷新？为什么要刷新？说明刷新有几种方法。 解：刷新对DRAM定期进行的全部重写过程； 刷新原因因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作； 常用的刷新方法有三种集中式、分散式、异步式。 集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新； 分
23、散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间； 异步式：是集中式和分散式的折衷。,10. 半导体存储器芯片的译码驱动方式有几种？ 解：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。 线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材； 重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址，也称矩阵译码。可大大节省器材用量，是最常用的译码驱动方式。,14. 某8位微型机地址码为18位，若使用4K4位的RAM芯片组成模块板结构的存储器，试问：（1）该机所允许的最大主存空间是多少？（2）若每个模块板为32K8位，
24、共需几个模块板？（3）每个模块板内共有几片RAM芯片？（4）共有多少片RAM？（5）CPU如何选择各模块板？,解：（1）该机所允许的最大主存空间是：218 8位 = 256K8位 = 256KB（2）模块板总数 = 256K8 / 32K8 = 8块（3）板内片数 = 32K8位 / 4K4位 = 82 = 16片（4）总片数 = 16片8 = 128片（5）CPU通过最高3位地址译码输出选择模板，次高3位地址译码输出选择芯片。地址格式分配如下：,15. 设CPU共有16根地址线，8根数据线，并用-MREQ（低电平有效）作访存控制信号，R/-W作读写命令信号（高电平为读，低电评为写）。现有下列
25、存储芯片：ROM（2KX8位，4KX4位，8KX8位），RAM（1KX4位，2KX8位，4KX8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求： （1）最小4K地址为系统程序区，409616383地址范围为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。,解： （1）地址空间分配图：,4K（ROM）4K（SRAM）4K（SRAM）4K（SRAM）,04095 40968191 8192122871228816383 65535,Y0Y1Y2Y3,A15=1,A15=0,（2）选片：ROM：4KX4位
26、：2片； RAM：4KX8位：3片； （3）CPU和存储器连接逻辑图及片选逻辑：,4KX4ROM,74138（3：8）,4KX4ROM,4KX8RAM,4KX8RAM,4KX8RAM,-CS0 -CS1 -CS2 -CS3,-MREQA15A14A13A12,CBA -Y0,-G2A -G2B,G1,+5V,CPUA110R/-WD30D74,-Y1,-Y2,-Y3,15. CPU假设同上题，现有8片8KX8位的RAM芯片与CPU相连，试回答： （1）用74138译码器画出CPU与存储芯片的连接图； （2）写出每片RAM的地址范围； （3）如果运行时发现不论往哪片RAM写入数据后，以A000H
27、为起始地址的存储芯片都有与其相同的数据，分析故障原因。 （4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？,解： （1）CPU与存储器芯片连接逻辑图：,CPU,8KX8SRAM,74138（3：8）,R/-WD70A120,8KX8SRAM,8KX8SRAM,8KX8SRAM,-G2A-G2B,A,B,C,-MREQ,A13A14A15,-CS0 -CS1 -CS2 -CS7,+5V,G1,（2）地址空间分配图：,（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，则根本的故障原因为：该存储芯片的片选输入
28、端很可能总是处于低电平。可能的情况有：1）该片的-CS端与-WE端错连或短路；2）该片的-CS端与CPU的-MREQ端错连或短路；3）该片的-CS端与地线错连或短路； 在此，假设芯片与译码器本身都是好的。,（4）如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为“1”的情况。此时存储器只能寻址A13=1的地址空间，A13=0的另一半地址空间将永远访问不到。若对A13=0的地址空间进行访问，只能错误地访问到A13=1的对应空间中去。,25. 什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？答：程序运行的局部性原理指：在一小段时间内，最近被访问过的程序和数据
29、很可能再次被访问；在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大 (大约 5:1 )。存储系统中Cache-主存层次和主存-辅存层次均采用了程序访问的局部性原理。,26. 计算机中设置Cache的作用是什么？能否将Cache的容量扩大，最后取代主存，为什么？答：计算机中设置Cache的作用是解决CPU和主存速度不匹配问题。不能将Cache的容量扩大取代主存，原因是:（1）Cache容量越大成本越高，难以满足人们追求低价格的要求；（2）如果取消主存，当CPU访问Cache失败时，需要将辅存的内容调入Cache再由CPU访问，造成CPU等待时
30、间太长，损失更大。,28. 设主存容量为256K字，Cache容量为2K字，块长为4。（1）设计Cache地址格式，Cache中可装入多少块数据？（2）在直接映射方式下，设计主存地址格式。（3）在四路组相联映射方式下，设计主存地址格式。（4）在全相联映射方式下，设计主存地址格式。（5）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。,解：（1）Cache容量为2K字，块长为4，Cache共有2K/4=211/22=29=512块，Cache字地址9位，字块内地址为2位，因此，Cache地址格式设计如下： Cache字块地址（9位）字块内地址（2位） （2）主存容量为
31、256K字=218字，主存地址共18位，共分256K/4=216块，主存字块标记为18-9-2=7位。直接映射方式下主存地址格式如下：主存字块标记（7位）Cache字块地址（9位）字块内地址（2位） （3）根据四路组相联的条件，一组内共有4块，得Cache共分为512/4=128=27组，主存字块标记为18-7-2=9位，主存地址格式设计如下：主存字块标记（9位）组地址（7位）字块内地址（2位）（4）在全相联映射方式下，主存字块标记为18-2=16位，其地址格式如下：主存字块标记（16位）字块内地址（2位） （5）若存储字长为32位，存储器按字节寻址，则主存容量为256K*32/4=221B，
32、Cache容量为2K*32/4=214B，块长为4*32/4=32B=25B，字块内地址为5位，在直接映射方式下，主存字块标记为21-9-5=7位，主存地址格式为：主存字块标记（7位）Cache字块地址（9位）字块内地址（5位）在四路组相联映射方式下，主存字块标记为21-7-5=9位，主存地址格式为：主存字块标记（9位）组地址（7位）字块内地址（5位）在全相联映射方式下，主存字块标记为21-5=16位，主存地址格式为：主存字块标记（16位）字块内地址（5位）,29. 假设CPU执行某段程序时共访问Cache命中4800次，访问主存200次，已知Cache的存取周期为30ns，主存的存取周期为1
33、50ns，求Cache的命中率以及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少倍？解：Cache被访问命中率为：4800/(4800+200)=24/25=96%则Cache-主存系统的平均访问时间为：ta=0.96*30ns+(1-0.96)*150ns=34.8nsCache-主存系统的访问效率为：e=tc/ta*100%=30/34.8*100%=86.2%性能为原来的150ns/34.8ns=4.31倍，即提高了3.31倍。,30. 一个组相连映射的CACHE由64块组成，每组内包含4块。主存包含4096块，每块由128字组成，访存地址为字地址。试问主存和高速存
34、储器的地址各为几位？画出主存地址格式。解：cache组数：64/4=16 ，Cache容量为：64*128=213字，cache地址13位主存共分4096/16=256区，每区16块主存容量为：4096*128=219字，主存地址19位，地址格式如下：主存字块标记（8位）组地址（4位）字块内地址（7位）,39. 某磁盘存储器转速为3000转/分，共有4个记录盘面，每毫米5道，每道记录信息12 288字节，最小磁道直径为230mm，共有275道，求：（1）磁盘存储器的存储容量。（2）最高位密度（最小磁道的位密度）和最低位密度。（3）磁盘数据传输率。（4）平均等待时间。解：（1）存储容量 = 27
35、5道12 288B/道4面 = 13 516 800B （2）最高位密度 = 12 288B/（230）= 17B/mm = 136位/mm（向下取整） 最大磁道直径=230mm+2275道/(5道/mm) = 230mm + 110mm = 340mm 最低位密度 = 12 288B /(340)= 11B/mm = 92位 / mm （向下取整）（3）磁盘数据传输率= 12 288B 3000转/分=12 288B 50转/秒=614 400B/s（4）平均等待时间 = 1s/50 / 2 = 10ms,输入输出系统,第 五章,主要内容,1、输入输出系统的组成：I/O硬件和I/O软件2、I
36、/O设备编址方式：统一编址和不统一（独立）编址3、I/O联络方式：立即响应、异步方式和同步方式4、I/O设备与主机信息传送的五种控制方式：程序查询方式、程序中断方式、DAM方式、I/O通道方式和I/O处理机方式5、I/O设备：P167表5.16、I/O接口的功能：选址功能、传送命令功能、传送数据功能和反映I/O设备工作状态功能7、接口类型：并行和串行、可编程和不可编程8、程序中断方式（重点）：中断请求、中断响应、中断判优、中断屏蔽等概念；中断处理过程；中断服务程序的流程；9、DMA方式,1. I/O有哪些编址方式？各有何特点？ 解：常用的I/O编址方式有两种： I/O与内存统一编址和I/O独立
37、编址； 特点： I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式，I/O设备和主存占用同一个地址空间，CPU可像访问主存一样访问I/O设备，不需要安排专门的I/O指令。 I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/O地址与主存地址是两个独立的空间，CPU需要通过专门的I/O指令来访问I/O地址空间。,2. 简要说明CPU与I/O之间传递信息可采用哪几种联络方式？它们分别用于什么场合？答： CPU与I/O之间传递信息常采用三种联络方式：直接控制（立即响应）、 同步、异步。 适用场合分别为： 直接控制适用于结构极简单、速度极慢的I/
38、O设备，CPU直接控制外设处于某种状态而无须联络信号。 同步方式采用统一的时标进行联络，适用于CPU与I/O速度差不大，近距离传送的场合。 异步方式采用应答机制进行联络，适用于CPU与I/O速度差较大、远距离传送的场合。,3. I/O设备与主机交换信息时，共有哪几种控制方式？ 解：功有五种控制方式： 程序查询方式、程序中断方式、直接存储器存取（DMA）方式、I/O通道方式、I/O处理机方式；,8. 某计算机的I/O设备采用异步串行传送方式传送字符信息。字符信息的格式为一位起始位、七位数据位、一位校验位和一位停止位。若要求每秒钟传送480个字符，那么该设备的数据传送速率为多少？ 解：48010=
39、4800位/秒=4800波特； 波特是数据传送速率波特率的单位。,10. 什么是I/O接口?为什么要设置I/O接口？I/O接口如何分类？ 解： I/O接口一般指CPU和I/O设备间的连接部件； I/O接口分类方法很多，主要有： 按数据传送方式分有并行接口和 串行接口两种； 按数据传送的控制方式分有程序控制接口、程序中断接口、DMA接口三种。,12. 结合程序查询方式的接口电路，说明其工作过程。 解：程序查询接口工作过程如下（以输入为例）： 1）CPU发I/O地址地址总线接口设备选择器译码选中，发SEL信号开命令接收门； 2）CPU发启动命令 D置0，B置1 接口向设备发启动命令设备开始工作；
40、3）CPU等待，输入设备读出数据 DBR； 4）外设工作完成，完成信号接口 B置0，D置1； 5）准备就绪信号控制总线 CPU； 6）输入：CPU通过输入指令（IN）将DBR中的数据取走；,若为输出，除数据传送方向相反以外，其他操作与输入类似。工作过程如下： 1）CPU发I/O地址地址总线接口设备选择器译码选中，发SEL信号开命令接收门； 2）输出： CPU通过输出指令（OUT）将数据放入接口DBR中； 3）CPU发启动命令 D置0，B置1 接口向设备发启动命令设备开始工作； 4）CPU等待，输出设备将数据从 DBR取走； 5）外设工作完成，完成信号接口 B置0，D置1； 6）准备就绪信号控制
41、总线 CPU，CPU可通过指令再次向接口DBR输出数据，进行第二次传送。,13. 说明中断向量地址和入口地址的区别和联系。 解： 中断向量地址和入口地址的区别： 向量地址是硬件电路（向量编码器）产生的中断源的内存地址编号，中断入口地址是中断服务程序首址。 中断向量地址和入口地址的联系： 中断向量地址可理解为中断服务程序入口地址指示器（入口地址的地址），通过它访存可获得中断服务程序入口地址。,14. 在什么条件下，I/O设备可以向CPU提出中断请求？ 解：I/O设备向CPU提出中断请求的条件是：I/O接口中的设备工作完成状态为1（D=1），中断屏蔽码为0 （MASK=0），且CPU查询中断时，中
42、断请求触发器状态为1（INTR=1）。 15. 什么是中断允许触发器？它有何作用？ 解：中断允许触发器是CPU中断系统中的一个部件，他起着开关中断的作用（即中断总开关，则中断屏蔽触发器可视为中断的分开关）。,16. 在什么条件和什么时间，CPU可以响应I/O的中断请求？ 解：CPU响应I/O中断请求的条件和时间是：当中断允许状态为1（EINT=1），且至少有一个中断请求被查到，则在一条指令执行完时，响应中断。,17.中断服务程序的流程一般分为哪四部分？简述每一部分要完成的任务。 解：（1）包括保护现场、中断服务、恢复现场和中断返回。 （2）保护现场：保护程序的断点；保护通用积存器和状态寄存器的
43、内容。 中断服务：完成中断源的服务要求 恢复现场：恢复程序的断点及寄存器内容 中断返回：返回到原程序的断点处，以便继续执行原程序。,26. 什么是多重中断？实现多重中断的必要条件是什么？解：多重中断是指：当CPU执行某个中断服务程序的过程中，发生了更高级、更紧迫的事件，CPU暂停现行中断服务程序的执行，转去处理该事件的中断，处理完返回现行中断服务程序继续执行的过程。实现多重中断的必要条件是：在现行中断服务期间，中断允许触发器为1，即开中断。,计算机的运算方法,第 六 章,主要内容,1、机器数的表示方法：原码、反码、补码和移码2、定点数和浮点数的表示方法；3、定点运算：不同编码算术移位的规则、补
44、码加减法运算（重点）、原码一位乘除运算原理4、浮点运算：加减运算的步骤5、快速进位链：串行和并行6、运算器的功能和组成功能：（1）实现数据的算术和逻辑运算，包含溢出判断，有无进位，判零等。 （2）暂存参加运算的数据和中间结果，由其内部的一组寄存器承担。 （3）为了实现乘除运算，运算器设有能自行左右移位的专用寄存器，称为乘商寄存器组成： ALU、寄存器组、移位寄存器、多路选通门。,P237例6.8、6.9、6.10、6.11,4. 设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码。 -13/64，29/128，100，-87 解：真值与不同机器码对应关系如下：,真 值
45、十进制 二进制 原 码 反 码 补 码-13/64 -0.00 1101 1.001 1010 1.110 0101 1.110 011029/128 0.001 1101 0.001 1101 0.001 1101 0.001 1101 100 110 0100 0,110 0100 0,110 0100 0,110 0100 -87 -101 0111 1,101 0111 1,010 1000 1,010 1001,5. 已知x补，求x原和x。x1补=1. 1100； x2补=1. 1001； x3补=0. 1110；x4补=1. 0000； x5补=1，0101； x6补=1，1100
46、； x7补=0，0111； x8补=1，0000； 解：x补与x原、x的对应关系如下：,x补 x原 x（二进制） x（十进制） 1.1100 1.0100 -0.0100 -1/4 1.1001 1.0111 -0.0111 -7/16 0.1110 0.1110 +0.1110 +7/8 1.0000 无 -1.0000 -1 1，0101 1，1011 -1011 -11 1，1100 1，0100 -0100 -4 0，0111 0，0111 +0111 +7 1，0000 无 -10000 -16,12. 设浮点数格式为：阶符1位、阶码4位、数符1位、尾数10位。写出51/128、27
47、/1024、7.375、-86.5所对应的机器数。要求 （1）阶码和尾数均为原码； （2）阶码和尾数均为补码； （3）阶码为移码，尾数为补码。 解：据题意画出该浮点数的格式： 1 4 1 10,阶符 阶码 数符 尾数,将十进制数转换为二进制： x1=51/128=（0.011 001 1）2 =2-1 （0.110 011）2 x2= -27/1024=（-0.000 001 101 1）2 =2-5 （-0.110 11）2 x3=7.375=（111.011）2 =23 （0.111 011）2 x4= -86.5=（-1 010 110.1）2 =27 （-0.101 011 01）2
48、则以上各数的浮点规格化数为：（1）x1浮=1，0001；0.110 011 000 0（2）x1浮=1，1111；0.110 011 000 0（3）x1浮=0，1111；0.110 011 000 0,（1）x2浮=1，0101；1.110 110 000 0（2）x2浮=1，1011；1.001 010 000 0（3）x2浮=0，1011；1.001 010 000 0（1）x3浮=0，0011；0.111 011 000 0（2）x3浮=0，0011；0.111 011 000 0（3）x3浮=1，0011；0.111 011 000 0（1）x4浮=0，0111；1.101 011
49、010 0（2）x4浮=0，0111；1.010 100 110 0（3）x4浮=1，0111；1.010 100 110 0注：以上浮点数也可采用如下格式： 1 1 4 10,数符 阶符 阶码 尾数,此时只要将上述答案中的数符位移到最前面即可。,15. 什么是机器零？若要求全0表示机器零，浮点数的阶码和尾数应采取什么机器数形式？ 解：机器零指机器数所表示的零的形式，它与真值零的区别是：机器零在数轴上表示为“0”点及其附近的一段区域，即在计算机中小到机器数的精度达不到的数均视为“机器零”，而真零对应数轴上的一点（0点）。若要求用“全0”表示浮点机器零，则浮点数的阶码应用移码、尾数用补码表示（此
50、时阶码为最小阶、尾数为零，而移码的最小码值正好为“0”，补码的零的形式也为“0”，拼起来正好为一串0的形式）。,17. 设机器数字长为8位（包括一位符号位），对下列各机器数进行算术左移一位、两位，算术右移一位、两位，讨论结果是否正确。 x1原=0.001 1010； x2原=1.110 1000； x3原=1.001 1001； y1补=0.101 0100； y2补=1.110 1000； y3补=1.001 1001； z1反=1.010 1111； z2反=1.110 1000； z3反=1.001 1001。,解：算术左移一位：x1原=0.011 0100；正确x2原=1.101 00
