全定制集成电路设计流程ppt课件.ppt

上传人:小飞机 文档编号:1418922 上传时间:2022-11-21 格式:PPT 页数:25 大小:449.50KB
返回 下载 相关 举报
全定制集成电路设计流程ppt课件.ppt_第1页
第1页 / 共25页
全定制集成电路设计流程ppt课件.ppt_第2页
第2页 / 共25页
全定制集成电路设计流程ppt课件.ppt_第3页
第3页 / 共25页
全定制集成电路设计流程ppt课件.ppt_第4页
第4页 / 共25页
全定制集成电路设计流程ppt课件.ppt_第5页
第5页 / 共25页
点击查看更多>>
资源描述

《全定制集成电路设计流程ppt课件.ppt》由会员分享,可在线阅读,更多相关《全定制集成电路设计流程ppt课件.ppt(25页珍藏版)》请在三一办公上搜索。

1、全定制集成电路设计流程,电路设计根据技术规范选择合适的结构根据结构选择元件的组合根据交直流参数要求确定晶体管的大小和工作点根据环境确定负载类型和大小,仿真根据给定的元件模型验证所设计电路的功能和指标提供电路参数修改的依据根据模拟结果得到版图设计的依据:电源线宽根据工艺参数误差确定电路的工作范围和限制验证环境变化对电路特性的影响,版图设计将电路转换成集成电路加工所需要的几何图形描述,版图验证每个工艺都有其设备和控制上的极限,如:光解析度、化学药品浓度、温度、时间;版图设计必须能够适应工艺流程合理的差异,在版图设计过程中要符合代工厂的要求设计规则。电路设计和版图设计是设计过程中不同的阶段,必须确认

2、电路与版图之间的映射关系。,后仿真实际的互连线有阻抗特性,对原有电路的功能性能有影响,完整的设计必须考虑互连线对电路的影响;准确的互连线模型才能得到准确的仿真结果;完整的互连线模型是分布参数模型,在仿真时必须考虑分布参数元件的缩减后仿真包括RC分布参数提取和仿真,信号完整性分析集成电路中线间距很小、一个信号线上的信号变化可能影响其他信号的波形;集成电路所有元件加工在同一个衬底上,干扰信号可能通过衬底影响其它元件;集成电路上的电源和地用金属线连接到所有元件上,金属线上的分布电感可以把电流的变化转换成电压的变化而影响电路的工作;可靠性分析可控硅效应静电放电(ESD),芯片封装功能:提供保护、散热和

3、系统连接考虑:引脚数目管芯大小热阻安装方式电气特性DEBUG,电路设计功能定时约束可测试性设计电源地功耗,电路技术规范:电气条件 极限工作条件:电源电压、输入电压范围、工作温度范围、存储温度范围 静态参数:输入输出电压、电流、功耗 动态工作参数:工作频率、上升下降时间、建立保持时间功能定义:真值表、状态图,模拟指标:频率响应、电源抑制比、共模抑制比、稳定时间、增益、增益误差,其他:ESD,I/O电容、测量条件、引脚对应、封装形式,,电路设计时应当考虑工艺参数:每一层的厚度工艺流程:电气参数:阈值电压、最大耐压、方块电阻、方块电容、温度系数设计规则:晶体管模型参数,设计容限制造误差: Fast

4、Typical Slow温度变化: 0 -25 -70 (商业) -55 -25 -125(军品)电源变化: VDDX(1+/-10%)Desing ConnerVDD ,T , fast PMOS, fast NMOSVDD ,T , slow PMOS, slow NMOSTypical,*Two stage OP design.lib umc05.lib TYP.options post nomod.TEMP 27* Netlist informationM1 3 1 5 0 nmos L=2u W=8u AS=18p AD=18p+ PS=18u PD=18uM2 4 2 5 0 nm

5、os L=2u W=8u AS=18p AD=18p+ PS=18u PD=18uM3 3 3 vdd vdd pmos L=10u W=10u AS=12p AD=12p PS=16u PD=16u,M4 4 3 vdd vdd pmos L=10u W=10u AS=12p AD=12p PS=16u PD=16uM5 5 vbias vss vss nmos L=2u W=7u AS=49p AD=49p PS=26u PD=26uM6 vout 4 vdd vdd pmos L=2u W=70u AS=490p AD=490p PS=150u PD=150uM7 vout vbias

6、vss vss nmos L=2u W=130u AS=930p AD=930p+ PS=260u PD=260uM8 vbias vbias vss vss nmos L=2u W=7u AS=49p AD=49p PS=26u PD=26u,* Feedback CAPCc vout 4 0.44pFCl vout 0 4pFIbias vdd vbias 8.8u* Voltage soursesvdd vdd 0 5vvss vss 0 0v,版图设计布局:安排模块位置(面积/速度)电源分布信号耦合天线效应电磁兼容性可控硅效应静电保护焊盘位置、封装测试探针,设计规则检查(DRC)对版图进行几何规则检查,使得设计的电路可以被制造出来。电气规则检查(ERC)检查电源地的短路,开路,浮空的器件、浮空的网络一致性校验(LVS)检查版图和电路图的一致性RC分布参数提取,数模混合集成电路设计流程,

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 生活休闲 > 在线阅读


备案号:宁ICP备20000045号-2

经营许可证:宁B2-20210002

宁公网安备 64010402000987号