《TTL集成门电路课件.ppt》由会员分享，可在线阅读，更多相关《TTL集成门电路课件.ppt（17页珍藏版）》请在三一办公上搜索。
1、1,2022年11月30日星期三,11-4 TTL集成门电路,门电路是逻辑门电路的简称，包含：与门、或门、与非门、或非门、与或非门、异或门等等，是构成数字电路最基本单元电路。常用的集成门电路分为两大类：TTL和CMOS。,TTL为Transistor- Transistor-Logic(晶体管-晶体管-逻辑）的简称。,CMOS为Complementary-Metal-Oxide-Semiconductor(互补对称-金属-氧化物-半导体）的简称。,本节重点讨论基本型门电路TTL，下节重点讨论基本型门电路CMOS。,2,2022年11月30日星期三,一、TTL“与非”门电路(74LS00,74L
2、S20),TTL“与非”门电路及其图形符号,3,2022年11月30日星期三,(1)输入端不全为“1”输出为“1”,2、工作原理：,(2)输入端全为“1” 输出为“0”,4,2022年11月30日星期三,74LS20（4输入2门）,（T063）,74LS00（2输入4门）,（T065）,5,2022年11月30日星期三,二、主要参数,1. 输出高电平电压UOH和输出低电平电压UOL,AB段的电压为输出高电平电压UOH，DE段的电压为输出低电平电压UOL。,对通用的TTL“与非”门电路 UOH2.4V, UOL 0.4V 。,2. 噪声容限电压,UNL 为低电平噪声容限电压 UNL=UOFF-U
3、ILUNH 为高电平噪声容限电压 UNH=UIN-UON,噪声容限电压是说明门电路抗干扰能力的参数，对通用的TTL“与非”门电路UNL=0.5V, UNH=1.1V 。,6,2022年11月30日星期三,3. 扇出系数N0,一个“与非”门能带同类门的最大数目，它表示带负载能力。对TTL “与非”门， N08。,4. 平均传输延迟时间 tpd,输入上升沿的50%至输出下降沿50%之间的间隔为上升延迟时间tpd1，输入下降沿的50%至输出上升沿50%之间的间隔为下降延迟时间tpd2。它们的平均值称为平均传输延迟时间tpd。,5. 输入高电平电流I IH和输入低电平电流I IL,I IH 50A,
4、I IL 1.6mA 。,7,2022年11月30日星期三,三、三态输出“与非”门电路,电 路 图,8,2022年11月30日星期三,三态门的图形符号,逻辑功能,当E=0时，不管AB为何值F为高阻状态,9,2022年11月30日星期三,三态输出“与非”门电路主要用途是可以实现用一根导线轮流传送几个不同的数据或控制信号，如图所示，这根导线称为总线。这种用总线来传送数据或信号的方法，在计算机中被广泛采用。,四、三态门的应用1、数据选择器，如8选1， 74LS251，16脚2、锁存器，如8D锁存器74LS3733、总线收发器（如74LS242等）,10,2022年11月30日星期三,MOS门电路,一
5、、MOS门电路简介：NMOS，PMOS，CMOS,MOS场效用管集成电路虽然出现较晚，但由于具有制造工艺简单集成度高功耗低抗干扰能力强等优点，所以发展很快，更便于向大规模集成电路发展。它的主要缺点是工作速度较低。,11,2022年11月30日星期三,二、NMOS门电路：,1、NMOS“非”门电路（反相器）,NMOS“非”门电路,12,2022年11月30日星期三,2、NMOS“与非”门电路,13,2022年11月30日星期三,3、NMOS“或非”门电路,注意：输入端管脚不能悬空！,F=A+B,14,2022年11月30日星期三,NMOS的缺点：T1、T2可同时导通。只靠工艺的不同使RT2RT1，为了解决这一问题采用了CMOS。,15,2022年11月30日星期三,二、CMOS门电路,1、CMOS“非”门,CMOS“非”门,F=A,16,2022年11月30日星期三,2、CMOS“与非”门,F=AB,17,2022年11月30日星期三,3、CMOS“或非”门,F=A+B,
