《集成电路锁相环及其应用电路设计课件.ppt》由会员分享，可在线阅读，更多相关《集成电路锁相环及其应用电路设计课件.ppt（18页珍藏版）》请在三一办公上搜索。
1、1,电子线路设计,任课教师：王维博电气信息学院信息工程系2012年9月,2,锁相的意义,实现相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。,12.1 集成电路锁相环及其应用电路设计,第12章 综合性电子线路应用设计,3,VCO输出频率的高低由低通滤波器输出的平均电压Uc大小决定。VCO的输出Uo接至相位比较器的一个输入端，外部输入信号Ui与来自VCO的输出信号Uo相比较，经过相位比较器产生的误差输出电压Ud正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Uc
2、。这个平均值电压Uc朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。,锁相环路基本组成方框图,4,压控振荡器 压控振荡器是一个电压-频率变换装置,在环路中作为被控振荡器,它的振荡频率应随输入控制电压Uc(t)线性地变化（在一定范围内），可用线性方程来表示即 V(t)=V + KV Uc(t)当Uc(t)=0时，VCO的固有振荡频率为V 。,锁相环路基本组成方框图,V,V(t),Uc(t),5,输入信号和输出信号的相位关系,系统的瞬时相差e(t)=1(t)-2(t),锁相环路基本组成方框图,
3、6,图12.1.3 捕捉带fv与同步带fL,失锁锁定失锁锁定,7,12.1.3 数字锁相环及其应用电路设计,CC4046：通用的CMOS锁相环集芯片。特点：电源电压范围宽（为3V18V），输入阻抗高(约100M)，动态功耗小，在中心频率f0为10kHz下功耗仅为600W，属微功耗器件。,8,CC4046方框图,N,9,VCO的固有振荡频率由C1，R1，R2决定，一般R2=,10,Typical centre frequency as a function of capacitor C1; T = 25; VCOIN at 1/2 VDD; INH at VSS; R2 = （VCO witho
4、ut frequency offset）.,固有振荡频率fv与R1,C1的关系,11,锁相环电路的应用,倍频：,12,分频：,锁相环电路的应用,13,频率合成：,鉴相器,环路滤波器,压控振荡器,分频器,分频器m,即,锁相环电路的应用,14,15,74LS191（74LS190/191/192/193） （参见教材179页） 单时钟4位同步 BCD码 十六进制计数器。,异步预置；,同步计数；,进/借位；,级联进位,加/减可逆,16,m,n,fo,fo,CO/BO,RC,CP,当D3D2D1D0=0000时，n=16,当D3D2D1D0=0001时，n=15,17,设fR= 32kHz m=2 ，则当 D3D2D1D0=0000时，n=16 ，,m,n,fo,则当 D3D2D1D0=0001时，n=15，,18,
