《常用接口介绍课件.ppt》由会员分享，可在线阅读，更多相关《常用接口介绍课件.ppt（55页珍藏版）》请在三一办公上搜索。
1、常用接口介绍,MII接口GMII接口XAUI接口SMII接口S3MII接口SGMII接口RGMII接口XFP接口,2,常见交换接口,1.参考标准2.接口概述3.信号数量4.信号速率与带宽5.信号电平6.PCB及原理设计要点7.编码方式8.测试指标9.测试方法,3,接口概述范围,1、参考标准IEEE Std 802.3 -20122、接口概述 MII接口由两个独立的数据通道、各个数据通道的控制状态时钟信号以及 MII管理接口信号组成。图 1.1 MII接口的OSI网络模型,4,MII（media independent interface）接口,3、信号数量： MII接口为点对点连接，加上MDC
2、/MDIO管理信号，共有18根引脚，其引脚定义如下：,5,MII（media independent interface）接口,4、信号速率与带宽 100Mbps模式下MII接口时钟频率为25MHz；数据通路为位并行通路，且MII接口上传送的信号不需经过编码，故信号带宽最高为25* =100 Mbps。10Mbps模式下MII接口时钟频率为2.5MHz；数据通路为位并行通路，且MII接口上传送的信号不需经过编码，故信号带宽最高为2.5* =10Mbps。,6,MII（media independent interface）接口,5、信号电平使用TTL电平标准，设备工作电压兼容5.0V与3.3V
3、。需注意，当MII接口的状态发生改变时，MII接口的接收端的直流输入电压相对地信号的容限为05.5V；瞬时输入相对地信号的容限为-1.8V7.3V。瞬态持续时间不能超过15ns。驱动器端的电气特性：直流特性：输出电流Ioh为4.0mA时，输出的高逻辑电平Voh应不小于2.40V；输出电流Iol为4.0mA时，输出的低电平Vol应不大于0.40V。接收端的电气特性：门限电压：高电平需大于等于2.00V，因此Vihmin=2.00V。低电平需小于等于0.80V，因此Vilmax0.80V。介于Vilmax与Vihmin之间的信号为无效信号。,7,MII（media independent inte
4、rface）接口,6、PCB及原理图设计要点规范指出，由于对直流输入电流有限制要求，故允许在MII接口信号上面使用弱的上下拉。具体要求为，允许在MII接口信号（除了COL/MDC/MDIO信号）上进行弱下拉操作。允许在COL信号上进行弱上拉操作；允许MDIO信号在靠近MAC端使用2 k5%电阻进行下拉操作；要求MDIO信号在靠近PHY端使用1.5k5%电阻进行上拉操作。 与TX_CLK信号同步的信号包括TX_EN、TXD、TX_ER，这些信号均需由PHY端在TX_CLK信号的上升沿进行采样，需要做等长处理；与RX_CLK信号同步的信号包括RX_DV、RXD、RX_ER，这些信号均需由MAC端在
5、RX_CLK信号的上升沿进行采样，需要做等长处理。,8,MII（media independent interface）接口,7、编码方式MII接口传输帧格式： 数据流收发方式：,9,MII（media independent interface）接口,发送端时序图：发送端数据编解码对应表,10,MII（media independent interface）接口,接收端时序图：接收端数据编解码对应表,11,MII（media independent interface）接口,管理接口传输帧格式,12,MII（media independent interface）接口,8、测试指标发送端指标
6、高电平时间是指信号电平大于或等于Vih(min)的持续时间低电平时间是指信号电平小于或等于Vil(max)的持续时间与TX_CLK信号同步的信号包括TX_EN；TXD；TX_ER这些信号均需由PHY端在TX_CLK信号的上升沿进行采样,MII（media independent interface）接口,接收指标与RX_CLK信号同步的信号包括RX_DV；RXD；RX_ER这些信号均需由MAC端在RX_CLK信号的上升沿进行采样,MII（media independent interface）接口,MDIO相对MDC信号的时序关系 MDIO (Management Data Input/Out
7、put)为双向信号，可以被PHY端或者是MAC端所驱动当MDIO信号被MAC端驱动时，规范定义了PHY端的建立保持时间，如下图所示，测试点为靠近PHY端：,MII（media independent interface）接口,当MDIO信号由PHY端驱动时，MAC在MDC信号的上升沿进行采样PHY端MDIO信号的输出延迟指标如下图所示（测量点为靠近MAC端）,MII（media independent interface）接口,9、测试方法直流指标可直接调用示波器中的pkpk、Top、Base测试项直接进行测试。交流指标可以调用Setup time，Hold time测试项测试 。测试指标如下
8、表格,MII（media independent interface）接口,1、参考标准：IEEE Std 802.3 -20122、接口概述 GMII接口是一个工作在125Mhz时钟下的8比特宽的数据总线接口。GMII由两个独立的数据通道、接收和发送各个数据通道的控制信号、网络状态信号、各个数据通道的时钟信号以及管理接口信号组成。,GMII(Gigabit Media Independent Interface)接口,3、接口信号介绍 GMII接口为点对点连接，信号线有 GTXCLK、RXCLK、TXD0：7、RXD0：7、TXER、TXEN、COL、RXER、RXDV、CRS，一共24根信
9、号线。其中COL和CRS信号与时钟无关，其余信号是时钟同步信号。GMII规范规定，GMII接口同MII接口共享信号线，其引脚定义如下：,GMII(Gigabit Media Independent Interface)接口,4、信号速率以及带宽GMII 接口工作频率最高为125MHz ，数据通路为8位并行通路，且GMII接口上传送的信号不需经过编码，故信号带宽最高为125* 8=1000 Mbps。 接口信号的工作频率,GMII(Gigabit Media Independent Interface)接口,5、信号电平DC指标：IEEE802.3-2012规范指标。GMII接口允许接收端和发送
10、端供电电压不同，但这两个电压必须满足下述指标。 GMII接口DC指标,GMII(Gigabit Media Independent Interface)接口,AC指标：IEEE802.3-2012规范指出，所有的GMII接口信号都是点对点连接。对于GMII接口接收端信号电压，IEEE802.3-2012规范给出了一个模板。 GMII接口接收端信号电压模板,GMII(Gigabit Media Independent Interface)接口,6、PCB及原理设计要点PCB设计要点：IEEE802.3-2012规范没有给出PCB设计要求。在实际设计中，一般要求进行阻抗控制，单端阻抗控制在50欧。
11、且要求TXD、GTXCLK、TXEN、TXER信号之间作等长处理，RXD、RXCLK、RXDV、RXER信号之间做等长处理。原理设计要点：所有信号一对一连接，尽可能不分叉。一般要求要在信号的发送端根据走线长短和芯片特性加上相应的阻抗匹配电路。,GMII(Gigabit Media Independent Interface)接口,7、编码方式GMII 接口是基于MII接口的，在数据传输中不对数据进行编码，TXD、RXD数据线直接传送原始数据。控制信息由TXEN、TXER、RXDV、RXER、COL、CRS 信号线传送。 GMII传输帧格式 GMII接口发送和接收数据位都为8位宽度，故一个时钟周
12、期可以传输和接收一个字节的数据，每个数据位对应的数据如下图,GMII(Gigabit Media Independent Interface)接口,TXD，TXEN，TXER 在不同操作下的编码说明如下图 TXEN、TXER、TXD编码表,GMII(Gigabit Media Independent Interface)接口,RXD，RXDV，RXER 在不同操作下的编码说明如下图 RXDV、RXER、RXD编码表,GMII(Gigabit Media Independent Interface)接口,8、测试指标GMII 接口信号测试分为两类，一类是电气测试，一类是时序测试。电气指标：信号电
13、平过冲最高不能超过4V，最低过冲不能低于-0.6V。如下图,GMII(Gigabit Media Independent Interface)接口,时序指标：IEEE802.3-2012规范规定，所有的GMII接口时序指标都是在信号接收端测量。 GMII 时钟信号测量参数 GMII 信号时序测量参数,GMII(Gigabit Media Independent Interface)接口,IEEE802.3-2012规范规定的GMII信号时序指标规范,GMII(Gigabit Media Independent Interface)接口,9、测试方法GMII接口测试关注指标如下：DC：Peak
14、to peak，Maximum，MinimumAC：riselevel，falllevel，Frequence，Periodleve ，widthlevel， Setup time，hold time在测试过程中可直接调用示波器的参数进行测试接口参数可参考如下指标，具体指标还需参考datasheet,GMII(Gigabit Media Independent Interface)接口,GMII(Gigabit Media Independent Interface)接口,1、参考标准IEEE Std 802.3 -20122、接口概述 XAUI接口的形成基于XGMII(10 Gigabit
15、Media Independent Interface)接口，即将32位并行数据转换为4对SerDes通道的8位数据。由于XGMII接口信号线太多，不利于PCB走线，因此很多支持10Gbps数据传输的MAC芯片与PHY芯片之间接口选择采用XAUI接口。XAUI接口仅支持全双工操作。 包含XAUI接口的OSI网络模型,XAUI(10 Gigabit Attachment Unit Interface )接口,3、信号数量XAUI接口是低振幅AC耦合差分接口。AC耦合允许互连器件之间采用不同的供电电压。低振幅差分信号可达到抑制噪声与改善EMI的效果。XAUI接口为点对点连接，由8对差分信号组成，其
16、中4对发送，4对接收。其引脚定义如下图所示： XGXS输入输出管教定义,XAUI(10 Gigabit Attachment Unit Interface )接口,4、信号速率与带宽XAUI接口支持4通道，每通道信号速率为3.125 Gbps100 ppm。如下表所示： XAUI接口通道速率及UI指标 带宽为3.125412.5 Gbps，但由于XAUI接口采用8B/10编码，即每传输一个字节需占用10位，因此纯数据带宽占有率为80%，即12.580%10Gbps。,XAUI(10 Gigabit Attachment Unit Interface )接口,5、信号电平1）驱动电平要求：驱动器
17、差分信号振幅取决于多个因素，如发送器预加重与发送通路线路损耗等。IEEE802.3-2012规范指标：XAUI接口驱动器端电平指标 差分输出信号峰峰值应低于1600mV（包含任何发送均衡），由于接收端为AC耦合，DC参考逻辑电平指标将没有意义。差分输出信号的单端对地极限电压为-0.4V2.3V。,XAUI(10 Gigabit Attachment Unit Interface )接口,差分输出信号峰峰值 测试参考指标 单端输出信号对地电压测试,XAUI(10 Gigabit Attachment Unit Interface )接口,2）接收端电平要求IEEE802.3-2012规范指出，接
18、收端应该能够接收对端互连发送器发出的未衰减的XAUI差分信号，即驱动器端最高峰峰值为1600mV的差分输出信号。同时，考虑实际收发器的输入阻抗不一定为标准的100欧，接收端差分信号的幅度有可能超过1600mV。由于接收端采用AC耦合，因此接收端差分输入信号振幅的极限值将取决于接收器的应用。接收端差分输入信号振幅的最小值可根据驱动器far-end眼图模板及接收器的实际输入阻抗来确定。由于驱动器far-end眼图模板的获得依靠稳定控制的负载阻抗，因此接收端差分输入信号的实测最小值将由于接收端的输入阻抗而在far-end眼图模板指标的基础上变化。具体指标需参考接口芯片的DataSheet。,XAUI
19、(10 Gigabit Attachment Unit Interface )接口,6、PCB及原理设计要点要求进行阻抗控制，差分阻抗控制在100欧。在进行阻抗控制的FR4印制板材上能够传输大约50cm。规范未规定需进行外部端接电阻来进行阻抗控制。从实际应用来看，部分XAUI接口芯片要求进行差分线间电阻匹配以达到阻抗控制。要求进行AC耦合方式，规范并未规定耦合电容值。从实际应用来看，典型值为0.1uF，但不同的XAUI接口芯片，所要求的电容值会有所不同。AC耦合电容靠近接收端放置。从实际应用来看，支持XAUI接口的芯片一般可通过使用内部可编程式均衡技术，补偿数据流由于电路布线、连接器、传输线码
20、间串扰等原因造成的信号缺陷，从而保证其在低成本的FR4印制板可靠地传输。因此，通过设置合适的编程值以达到最佳的眼图效果，将是一个设计难点。,XAUI(10 Gigabit Attachment Unit Interface )接口,7、编码方式XAUI接口基于XGMII接口，将32位并行数据转换为4通道的8位数据。XAUI接口与XGMII接口均采用8B/10B编码方式，IEEE 802.3-2012针对XGMII接口对8B/10B的编码原理作了介绍，如下图所示 8B/10B编码方式介绍,XAUI(10 Gigabit Attachment Unit Interface )接口,8、测试指标驱动
21、端电气指标： XAUI接口驱动端电气标准,XAUI(10 Gigabit Attachment Unit Interface )接口,接收端电气指标 XAUI接口接收端电气标准,XAUI(10 Gigabit Attachment Unit Interface )接口,驱动器眼图模板：,XAUI(10 Gigabit Attachment Unit Interface )接口,9、测试方法信号电平、跳变沿可采用示波器的pkpk、rise 20/80、fall 80/20测试项直接进行测试。XAUI接口眼图调用Driver far-end和Driver near-end的眼图模板进行测试。对于抖
22、动指标，规范要求测试Total Jitter、 Deterministic jitter(确定性抖动)和Random jitter(随机抖动) XAUI接口测试指标如下图：,XAUI(10 Gigabit Attachment Unit Interface )接口,参考标准:Cisco Systerms,Inc Serial-MII Specification Revision 2.1 February 9,2000接口概述： SMII接口是MII接口的简化设计SMII接口仅使用一根发送数据线和一根接收数据线来传输MII接口的所有数据与控制信息，大大简化了接口设计SMII接口具有以下特点：允许
23、多个端口共用同一个系统参考时钟；支持全双工和半双工；支持10/100Mbps数据传输；允许MAC与MAC之间的相互通讯；PCB及原理设计要求:规范未做具体要求一般要求要在信号的发送端根据走线长短和芯片特性加上相应的端接电阻。典型应用示例：,SMII（Serial Media Independent Interface ）接口,参考标准:Cisco Systerms,Inc Serial-MII Specification Revision 2.1 February 9,2000 接口概述： S3MII接口是SMII接口的一种可选形式，主要使用与MAC与PHY之间的连线较长的情况（信号时延大于1
24、ns）。在S3MII接口的模式下，增加了4根信号线RX_CLK 、RX_SYNC、TX_CLK 和TX_SYNC，以替代SYNC信号。S3MII接口的示意图如下所示： PCB及原理设计要求:规范未做具体要求一般要求要在信号的发送端根据走线长短和芯片特性加上相应的端接电阻。,S3MII(Source Synchronous MII )接口,参考标准:Cisco Systerms,Inc Serial-GMII Specification. Revision 1.8, 2005.4.27 ;接口概述： SGMII接口的含义为串行的GMII接口。该标准是Cisco公司为了减少GMII接口的线对数目而
25、制定的工业标准。SGMII接口包含2对差分数据信号，1对发送，1对接收；以及两对差分时钟信号，一对发送，一对接收。若数据接收端的器件自身可以从数据流中恢复出时钟，则其数据的参考时钟可以不使用。SGMII接口的示意图如下：,SGMII（Serial Gigabit Media Independent Interface ）接口,信号电平SGMII的电气参数满足LVDS标准，其发送端参数应满足以下标准：其接收端参数应满足以下标准：,SGMII（Serial Gigabit Media Independent Interface ）接口,PCB及原理设计要求:MAC和PHY之间走线的特性阻抗应为10
26、0欧姆10。差分线对应该相邻且走线应该尽可能匹配。数据和时钟信号必须为AC耦合，通常使用0.01uF的电容，推荐AC耦电容靠近信号的接收段。数据和时钟信号线应该等长。接收信号、时钟信号及发送信号应该相互远离，并远离模拟和时钟信号以降低串绕。,SGMII（Serial Gigabit Media Independent Interface ）接口,参考标准:Reduced Gigabit Media Independent Interface (RGMII), HP Company, V2.0 2002.4.1 ;接口概述： RGMII接口提供了MAC和PHY之间的一种连接选择。它只需要12根信
27、号线就可以完成GMII接口所能完成的功能。为了达到减少管脚的目的，其数据及控制信号的时钟参考沿改变为DDR的形式。信号的名称，信号流向以及信号描述见下表：,RGMII（Reduced Gigabit Media Independent Interface ）接口,PCB及原理设计要求:规范中未对RGMII的原理设计提出要求。但是在设计中应该根据走线长短及芯片特性加入串接电阻以改善信号指标。对于PCB的Layout，应注意以下几点：若芯片中未集成CLK信号的延迟调整的功能时，CLK信号线相对于数据信号线需要在PCB布线长度上增加1.5ns至2.0ns的延迟，以满足RGMII时序指标的要求。MAC
28、和PHY之间走线的特性阻抗应控制在50欧。数据和时钟信号线应该等长。接收信号及发送信号应相互远离，并且信号线在布线时应远离模拟及时钟信号以降低串绕。,RGMII（Reduced Gigabit Media Independent Interface ）接口,参考标准:XFP MSA/INF-8077i（10 Gigabit Small Form Factor Pluggable Module）,V4.5 2005.8.31 接口概述： XFP接口为XFP（10 Gigabit Small Form Factor Pluggable） MSA（ Multi Source Agreement）组织
29、定义的用于数据通信和电信的10Gbps串行收发器标准。 XFP接口的信号数量分为高速信号线，低速信号线和管理信号线三类。高速信号线的包括参考时钟Refclk信号，以及TD、RD信号，共三对6根信号线。低速信号包括Power_Down/Rst、RX_Los、Mod_NR、Mod_Abs、TX_Dis、Interrupt#、Mod_Desel共7根信号线。管理接口的信号包括SDA、SCL两根符合I2C接口的信号。接口的引脚定义如下图所示：,XFP接口,信号（包含电源）的名称和意义见下表接口概述：,XFP接口,PCB及原理设计要求:原理设计：XFI高速信号TD，RD，Refclk均推荐采用AC耦合方
30、式，特征阻抗为100欧。Refclk时钟的接口为PECL接口，在时钟设计时需要注意端接匹配设计。XFP要求在XFI(不含Refclk)接口的内部集成耦合电容及100欧姆的匹配阻抗。 对于低速信号接口，必须注意到信号要求在主板侧的上下拉要求及其在模块内部的上下拉处理。主要有：Mod_NR需在主板侧上拉至Vcc；Interrupt需要在主板侧上拉至Vcc；Mod_Abs需要在主板侧上拉至VCC；RX_Los需要在主板侧上拉至Vcc。Mod_Desel在模块内上拉至VCC3；TX_Dis在模块内上拉至VCC3；Mod_Abs需要在模块内部接地；P_Down/Rst在模块内上拉至VCC3。 对于XFP
31、模块的电源输入，XFP MSA规范定义对噪声提出了要求。要求当使用1MHz低通滤波器测试时，噪声的PP值小于2；当使用1MHz10MHz的滤波器测试时，其噪声的PP值小于3。,XFP接口,PCB设计：XFP规范中要求，XFI高速串行差分接口信号在标准的FR4板材上最大传输距离可达200毫米；在改进的FR4板材上可以到达300毫米的传输距离。在PCB走线时不能超过长度限制。保持差分对走线在PCB的同一层，以降低阻抗不连续的影响差分线的走线应保持等长。差分线的不等长将直接导致信号skew并增加共模反射。应消除/减少走线上的过孔及分叉。若不能消除，应尽量较少过孔。应记住过孔和它们在电源/地层上的孔间隙将会导致周边信号阻抗不连续。若可能，应保证过孔远离走线10倍线宽的的距离，最小也要在2.5倍线宽的距离以上。使用圆弧走线而不是90度或45度走线。走线应远离其它信号走线，以避免信号间的干扰。信号走线间应保持10倍线宽以上的距离。不要让其它电路的数字信号走线通过收发器区域。不要破坏电源/地层，这将会导致更大的噪声。,XFP接口,谢谢！,
