计算机组成原理第5章ppt课件.ppt

《计算机组成原理第5章ppt课件.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理第5章ppt课件.ppt（91页珍藏版）》请在三一办公上搜索。

1、第五章 中央处理器,计算机组成原理,第5章 中央处理器,5.1 CPU的组成和功能5.7 流水CPU 5.2 指令周期5.8 RISC CPU5.3 时序产生器和控制方式5.9 多媒体CPU 5.4 微程序控制器 5.5 硬连线线控制器5.6 传统CPU,5.1 CPU的功能和组成,5.1.1 CPU的功能5.1.2 CPU的基本组成5.1.3 CPU中的主要寄存器5.1.4 操作控制器与时序产生器,中央处理器是控制计算机自动完成取出指令和执行指令任务的部件。它是计算机的核心部件，通常简称为CPU（Central Processing Unit）,5.1.1 CPU的功能, 指令控制 保证机器

2、按程序规定的顺序取出执行, 操作控制 CPU产生每条指令对应的操作信号，并把操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作, 时间控制 对各种操作的实施时间进行定时, 数据加工 对数据进行算术运算和逻辑运算处理,控制器,运算器,5.1.2 CPU的基本组成,控制器:完成对整个计算机系统操作的协调与指挥。 (1) 取出一条指令，并指出下一条指令的地址； (2) 指令译码，产生操作控制信号送往相应的部件； (3) 指挥并控制CPU、内存与I/O设备之间数据流动的方向 运算器:是数据加工处理部件，所进行的全部操作由控制器发出的控制信号指挥。 (1)执行所有的算术运算； (2)执行所有的

3、逻辑运算，并进行逻辑测试,CPU由运算器、cache和控制器三大部分组成。,暂时存放由内存读出或写入的指令或数据字,保存由算术和逻辑指令的结果建立的各种条件码,确定下一条指令的地址,保存当前正在执行的一条指令,对IR中的指令操作码进行译码分析,控制数据通路、启停部件操作,保存当前CPU所访问的内存单元的地址,5.1.3CPU中的主要寄存器,数据缓冲寄存器（DR）暂时存放由内存读出或写入的指令或数据字指令寄存器（IR）保存当前正在执行的一条指令程序计数器（PC）确定下一条指令的地址地址寄存器（AR）保存当前CPU所访问的内存单元的地址通用寄存器（R0R3） 状态条件寄存器（PSW）保存由算术和逻

4、辑指令的结果建立的各种条件码,play,5.1.4 操作控制器与时序产生器,操作控制器：在各寄存器之间建立数据通路。数据通路：寄存器之间传送信息的通路。操作控制器的功能: 根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成取指令和执行指令的控制。根据设计方法不同，操作控制器可分为： 硬布线控制器微程序控制器时序产生器：产生计算机所需要的时序控制信号,采用时序逻辑技术来实现,采用存储逻辑来实现,5.2 指令周期,5.2.1 指令周期的基本概念5.2.2 MOV指令的指令周期5.2.3 LAD指令的指令周期5.2.4 ADD指令的指令周期5.2.5 STO指令的指令周

5、期5.2.6 JMP指令的指令周期5.2.7 用方框图语言表示指令周期,5.2 指令周期,指令的执行过程,5.2.1 指令周期的基本概念, 指令周期: CPU取出并执行一条指令的时间。,取指时间执行指令时间, CPU周期:CPU从内存读取一条指令字所需的最短时间，又称机器周期（总线周期） 。, 时钟周期: 通常称为节拍脉冲或T周期。一个CPU周期包含若干个T周期。（节拍的宽度取决于CPU完成一次基本的微操作的时间 ）,相互关系： 1个指令周期 = 若干个CPU周期 1个CPU周期 = 若干T周期,101 MOV R0, R1 ；（R1）R0102 LAD R1, 6 ；（6） R1 103 A

6、DD R1, R2 ；（R1）+（R2）R2104 STO R2, (R3) ；（R2）( R3 )105 JMP 101 ； 101 PC106 AND R1, R3 6 100,5条典型指令构成的简单程序,5.2.2 MOV指令的指令周期,MOV R0, R1,MOV指令的指令周期取指,MOV指令的指令周期执行,play,5.2.3 LAD指令的指令周期,LAD R1, 6,LAD指令的指令周期执行,play,5.2.4 ADD指令的指令周期,ADD R1, R2,ADD指令的指令周期执行,play,5.2.5 STO指令的指令周期,STO R2, (R3),play,5.2.6 JMP指

7、令的指令周期,JMP 101,play,5.2.7用方框图语言表示指令周期,方框：代表一个CPU周期，方框中的内容表示数据通路的操作或某种控制操作。 菱形：通常用来表示某种判别或测试。时间上依附于紧接的前面一个CPU周期，而不单独占用一个CPU周期。,play,1个CPU周期,1个CPU周期,1个CPU周期,公操作符号。表示一条指令已执行完毕，CPU取下一条指令或处理外设请求。,ABUS：地址总线DBUS：数据总线IBUS：指令总线,【例1】下图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器(具有自增功能)，M为主存(受R/W信号控制)，AR为地址寄存器，DR为数据缓冲寄存

8、器， ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。 (1)“ADD R2，R0”指令完成(R0)+(R2)R0的功能，画出其指令周期流程图（设指令地址已放入PC中），并列出相应的微操作控制信号序列。 (2)“SUB R1，R3”指令完成(R3)-(R1)R3的操作，画出其指令期流程图，并列出相应的微操作控制信号序列。,PCo，G，ARi,R/W=R,DRo，G，IRi,R2o，G，Yi,R0o，G，Xi,+，G，R0i,取指,（1）

9、加法“ADD R2，R0”,PCo，G，ARi,R/W=R,DRo，G，IRi,R3o，G，Yi,R1o，G，Xi,，G，R3i,（2）减法“SUB R1，R3”,5.3 时序产生器和控制方式,5.3.1 时序信号的作用和体制5.3.2 时序信号产生器5.3.3 控制方式,5.3 时序产生器和控制方式,用二进制码表示的指令和数据都放在内存里，那么CPU是怎样识别出它们是数据还是指令呢?,从时间上来说: 取指发生在指令周期的第一个CPU周期; 取数发生在后面几个CPU周期，即 “执行指令”阶段。,从空间上来说: 送指令寄存器IR 指令 送运算器 数据。,思考,5.3.1时序信号的作用和体制,计算

10、机的协调动作需要时间标志，而时间标志则用时序信号来体现。 主状态周期（指令周期）：包含若干个节拍周期，可以用一个触发器的状态持续时间来表示。节拍电位（机器周期）：表示一个CPU 周期的时间，包含若干个节拍脉冲。节拍脉冲（时钟周期）：表示较小的时间单位。 硬布线控制器 时序信号采用主状态周期-节拍电位-节拍脉冲三级体制。 微程序控制器 时序信号一般采用节拍电位-节拍脉冲二级体制。,节拍脉冲,节拍电位1,主状态周期,节拍电位2,主状态周期-节拍电位-节拍脉冲,IORQ MREQ RD WE T1 T2 T3 T4,IORQ MREQ RD WE T1 T2 T3 T4,MERQ,IORQ,RD,W

11、R, 提供频率稳定且电平匹配的方波时钟脉冲信号 由石英晶体振荡器组成,产生一组有序的间隔相等或不等的脉冲序列,启动,停机,5.3.2时序信号产生器,启停控制逻辑,节拍脉冲和读写时序译码逻辑,环形脉冲发生器,时钟脉冲源,微程序控制器的时序信号产生器 (节拍电位-节拍脉冲),译码产生原始的节拍脉冲和读写时序信号,控制节拍脉冲和读写时序信号的发送。启动状态，输出CPU真正需要的节拍脉冲和读写时序信号,节拍脉冲信号,环形脉冲发生器,节拍脉冲译码逻辑,启停控制逻辑,启停控制逻辑,功能表,边沿触发的D触发器,功能表,RS 触发器,S置位端,R复位端,S=1Q=1,R=1Q=0,启停控制逻辑,运行标志触发器

12、Cr, 当计算机启动时，一定要从第1个节拍脉冲前沿开始工作。 停机时一定要在第4个节拍脉冲结束后关闭时序产生器。,play,5.3.3控制方式,控制器的控制方式：控制不同操作序列时序信号的方法。,1. 同步控制方式已定的指令在执行时所需的CPU周期（机器周期）数和时钟周期数都固定不变。2. 异步控制方式控制器发出某一操作控制信号后，等待执行部件完成操作后发“回答”信号，再开始新的操作。3. 联合控制方式 同步控制和异步控制相结合的方式。,(1)采用完全统一的机器周期执行各种不同的指令。(2)采用不定长机器周期。(3)中央控制与局部控制结合。,情况（1）：大部分操作序列安排在固定的机器周期中，对

13、某些时间难以确定的操作则以执行 “回答”信号作为本次操作的结束；情况（2）：机器周期的节拍脉冲数固定，但是各条指令周期的机器周期数不固定。,5.4 微程序控制器,利用软件方法（微程序设计技术）来设计硬件 微程序控制的基本思想：把操作控制信号编成 “微指令”，存放到控制存储器CM中。当机器运行时，逐条读出微指令，产生全机所需要的各种操作控制信号，启停相应部件。,5.4 微程序控制器,5.4.1 微程序控制原理5.4.2 微程序设计技术,控制器运算器、存储器、外围设备(IO设备),1 微命令和微操作,数字计算机可以分为：控制部件和执行部件,控制线,状态线,控制部件与执行部件通过控制线和反馈信息进行

14、联系。,微命令,微操作,微操作,微操作,5.4.1 微命令和微操作, 微命令：控制部件通过控制线向执行部件发出的各种控制命令。 微操作：执行部件接受微命令后所进行的操作。 微操作可分为相容性和相斥性两种。,在同时或同一个CPU周期内可以并行执行的微操作,不能在同时或同一个CPU周期内并行执行的微操作, ALU的“+”、“”、“M”（传送）为互斥微操作。 通常，只有不同部件上的微操作，才可能相容！,5.4.1 微命令和微操作,相斥性,进位触发器,多路开关的控制信号,相斥性,时钟输入,相容性,play,2微指令和微程序,微指令：在一个CPU周期中，一组实现一定操作功能的微命令的组合。 微程序：实现

15、一条机器指令功能的许多条微指令组成的序列。,指令系统所有指令；指令微程序；微程序若干微指令；微指令一组微命令；微命令微操作,微指令的格式,发出控制全机工作的控制信号。 每一位表示一个微命令。 “1” 发出微命令； “0” 不发出微命令。,用来决定产生下一条微指令的地址。,判别测试标志,微命令信号都是节拍电位信号,微程序举例十进制加法,在十进制运算时,当相加二数之和大于9时,便产生进位。而采用BCD码后，当相加的和数大于9时，结果不正确，必须加6修正后才能得出正确的结果。,算法：先将和数加6，然后判别结果有无进位： 当Cy1，结果不变；当Cy0，结果减6。,取指,判别测试，修改微地址寄存器内容,

16、ab,ab6,测试进位标志Cy,ab66,第一条微指令的二进制编码：,第二条微指令的二进制编码：,第三条微指令的二进制编码：,微程序控制器原理框图,微程序控制器主要由控制存储器、微指令寄存器和地址转移逻辑三大部分组成。, 只读存储器 存放实现全部指令系统的微程序。 控存的字长=微指令字的长度 。,决定将要访问的下一条微指令的地址,保存一条微指令的操作控制字段和判别测试字段的信息,存放由控制存储器读出的一条微指令信息。分为微地址寄存器和微命令寄存器两部分。,通过判别测试字段P和执行部件的“状态条件”反馈信息，修改微地址寄存器的内容,CPU周期与微指令周期的关系,微指令周期 = 读出微指令的时间

17、+ 执行该条微指令的时间,图5.26 CPU周期与微指令周期的关系,机器指令与微指令的关系,(1)一条机器指令对应一个微程序，这个微程序由若干条微指令序列组成。(2)从指令与微指令、程序与微程序、地址与微地址的对应关系看，前者与内存有关，后者与控制存储器有关。(3)每一个CPU周期对应一条微指令。,程序计数器PC,地址寄存器AR,缓冲寄存器DR,指令寄存器IR,微地址寄存器AR,微指令寄存器IR,主存储器,控制存储器CM,微命令,地址译码器,地址译码,机器指令级,微指令级,OP,5.4.2 微程序设计技术 1.微命令编码操作控制字段采用的表示方法,直接表示法编码表示法混合表示法,操作控制字段的

18、每一位代表一个微命令！优点：简单、直观、微指令执行速度快。缺点：控存容量需求大。, n位，最多代表2n -1个微命令。优点：缩短了微指令字的长度。缺点：字段需译码，才得到微命令信号,微命令 微命令 P1 Pn,直接表示和编码表示相结合,2 微地址的形成方法,计数器方式多路转移方式, 微地址寄存器有计数器功能。 顺序执行的微指令序列必须在控制存储器的连续单元中。, 微指令的P字段中，某位为1 ，就要修改“下地址”字段，产生正确的下地址。 P字段有n位，可产生2n路转移。,3 微指令格式,水平型微指令垂直型微指令,全水平型微指令字段译码法水平型微指令直接和译码相混合的水平型微指令,一次能定义并执行

19、多个并行操作微命令的微指令,在一条微指令中只有1-2个微操作命令，每条微指令功能简单,类似机器指令的格式，例RR传送型微指令：只包含1个简单操作或建立1条数据通路。微操作码经译码，得到微命令。,水平型和垂直型微指令的比较,水平型微指令的并行操作能力强、效率高、灵活性强。水平性微指令解释机器指令的速度快。水平型微指令字长，微程序短。水平型微指令与机器指令的格式差别大，必须深刻理解机器硬件实现，才能编出高效的微程序。垂直型微指令的特点与水平型相反！,5.5.4 动态微程序设计,用可擦除ROM做控存，微程序可修改。实现不同的指令集！这叫“仿真”另一台计算机的指令系统。如果两台计算机的指令系统差别很大

20、，“仿真”并不总能行得通！,微程序控制器,利用软件方法（微程序设计技术）来设计硬件 微程序控制的基本思想：把操作控制信号编成 “微指令”，存放到控制存储器CM中。当机器运行时，逐条读出微指令，产生全机所需要的各种操作控制信号，启停相应部件。,5.6 硬布线控制器,电子计算机诞生后，控制器采用硬布线实现。基本思想：某一微操作控制信号是指令操作码译码输出、时序信号和状态条件信号的逻辑函数，即用布尔代数写出逻辑表达式，然后用门电路和触发器等器件实现。 非常复杂！增加一条指令，需要重新设计整个硬布线逻辑电路。,硬布线控制器的结构方框图,C = f ( Im, Mi, Tk, Bj),硬布线，需要很强的

21、数理逻辑电路设计技术！,逻辑网络的输入信号来源有三个：(1) 来自指令操码译码器的输出Im；(2) 来自执行部件的反馈信息Bj；(3) 来自时序产生器的时序信号，包括节拍电位信号M和节拍脉冲信号T。,5.7 流水CPU,5.7.1 并行处理技术5.7.2 流水CPU的结构5.7.3 流水线中的主要问题5.7.4 奔腾CPU,并行性的两种含义,同时性两个或多个事件同时发生。并发性两个或多个事件在同一时段内先后发生。,并行处理的三种形式,时间并行空间并行时间并行+空间并行,流水CPU是以时间并行性为原理构造的处理器,流水计算机的系统组成,取指令指令译码计算操作数地址取操作数,流水线的表示法连接图,

22、用方框表示过程段，箭头表示段间数据传送。以指令流水线为例，段间有缓冲寄存器，暂存前一段的结果；一个流水线由一系列串联的过程段组成。,非流水的指令流水线,8时钟后，完成2条指令。,时空图横轴表示时间，纵轴表示空间。,标量流水线,假设连续5条指令进入流水线,8时钟后，完成5条指令。,装满时间,排空时间,什么是超标量流水处理器,标量指单个量；向量指一组标量；只有一套指令流水线的CPU称为标量流水CPU；有多套指令流水线的CPU称为超标量流水CPU。超标量流水计算机是时间并行与空间并行的结合。,超标量流水线CPU,装满后，每个时钟完成2条指令。,play,不同层次的流水线,算术流水线流水加法器、流水乘

23、法器、流水浮点加法器。指令流水线包括“取指”、“译码”、“取操作数”、“执行”、“写回”等过程段。处理机流水线(宏流水线),5.8.3 流水线中的主要问题,流水过程中通常会出现以下三种相关冲突，使流水线断流。 资源相关数据相关 控制相关,多条指令在同一CPU周期内争用同一个功能部件,等待前面指令完成操作数的读或写。,由转移指令引起,资源相关,多条指令在同一CPU周期内争用同一个段。,数据相关,等待前面指令完成操作数的读或写。ADD R1, R2, R3 ; (R2)(R3) R1SUB R4, R1, R5 ; (R1)(R5) R4AND R6, R1, R7 ; (R1)(R7) R6,T

24、4读R1,T5写R1, 写R1之前，读R1，错！ 写R1之前，读R1，错！,例4(1)：判断下面两条指令中的数据相关类型。ADD R1, R2, R3 ; (R2)(R3)R1SUB R4, R1, R5 ; (R1)(R5)R4正确：写R1，然后读R1。实际：读R1，然后写R1。这是写后读(RAW)相关。,时钟T5，写,时钟T3，读,例4(2)：判断下面两条指令中的数据相关类型。STA M(x), R3 ; (R3)M(x)ADD R3, R4, R5 ; (R4)(R5)R3正确：读R3，然后写R3。实际：写R3，然后读R3。这是读后写(WAR)相关。,时钟T5，写,时钟T3，读,例4(3

25、)：判断下面两条指令中的数据相关类型。MUL R3, R1, R2 ; (R1)(R2)R3ADD R3, R4, R5 ; (R4)(R5)R3正确：写R3，然后写R3。实际：写R3，然后写R3。这是写后写(WAW)相关。,乘法时间远比加法时间长！,控制相关,紧跟转移指令的后续指令要不要执行？确定要转移时，后面的一或多条指令已进入流水线；若流水线为k段，转移指令与后面的k-1条指令发生控制相关。,延迟转移法,如果转移指令之后的指令最终要执行，而且它们与转移指令的结果无关，则允许它们继续前进。,转移指令,转移的目标指令在b+5后送流水线,延迟：不是时间延迟，而是指指令执行顺序上目标指令被推延了

26、。,转移预测法,设置两个指令队列(指令cache)。一个是转移不成功时顺序预取指令的队列；一个是转移成功时从目标地址预取指令的队列。当能确定转移方向时，直接从相应队列中取指令。,IBM370/165中的双指令队列,5.8 RISC CPU,第一台RISC计算机于1981年在美国加州大学伯克利分校问世。RISC机器的三个基本要素是：一个有限的简单指令集；CPU配备大量的通用寄存器；强调指令流水线的优化。 RISC的目标不是简单的缩减指令系统，而是使处理器的结构更简单、更合理、具有更高的性能和执行效率，并降低处理器的开发成本。,RISC机器的特点,使用等长指令。寻址方式少且简单，一般为23种，绝不

27、出现存储器间接寻址方式。只有取数、存数指令访问存储器。指令中最多出现RS型指令，绝不出现SS型指令。指令集中的指令数目一般少于100种，指令格式一般少于4种。指令功能简单，控制器多采用硬布线控制器。平均而言，所有指令的执行时间为一个时钟周期。CPU中的寄存器数较多。支持指令流水并强调指令流水的优化使用。,本章小结,CPU是计算机的中央处理部件，具有指令控制、操作控制、时间控制、数据加工等基本功能。 早期的CPU由运算器和控制器两大部分组成。随着高密度集成电路技术的发展，当今的CPU芯片变成运算器、cache和控制器三大部分。CPU至少要有如下六类寄存器：指令寄存器IR、程序计数器PC、地址寄存

28、器AR、缓冲寄存器DR、通用寄存器、状态条件寄存器PSW。CPU从存储器取出一条指令并执行这条指令的时间和称为指令周期。由于各种指令的操作功能不同，各种指令的指令周期是不尽相同的。划分指令周期，是设计操作控制器的重要依据 。 时序信号产生器提供CPU周期(也称机器周期)所需的时序信号。微程序设计技术是利用软件方法设计操作控制器的一门技术，具有规整性、灵活性、可维护性等一系列优点，因而在计算机设计中得到了广泛应用，并取代了早期采用的硬布线控制器设计技术。,本章小结,随着硬件技术的发展和对机器速度的要求，硬布线逻辑设计思想又得到了重视。硬布线控制器的基本思想是：某一微操作控制信号是指令操作码译码输

29、出、时序信号和状态条件信号的逻辑函数，即用布尔代数写出逻辑表达式，然后用门电路和触发器等器件实现。不论微型机还是超级计算机，并行处理技术已成为计算机技术发展的主流。并行处理技术可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式：时间并行；空间并行；时间并行+空间并行。流水CPU是以时间并行性为原理构造的处理机，是一种非常经济而实用的并行技术。目前的高性能微处理机几乎无一例外地使用了流水技术。流水技术中的主要问题是资源相关、数据相关和控制相关，为此需要采取相应的技术对策，才能保证流水线畅通而不断流。,CPU结构如图所示，其中一个累加寄存器AC，一个状态条件寄存器和其它四个寄存器，各部分之

30、间的连线表示数据通路，箭头表示信息传送方向。要求：（1）标明图中四个寄存器的名称。 （2）简述指令取指到操作控制器的数据通路。,PC,DR,IR,AR, 取指阶段的数据通路：PC AR 主存 缓冲寄存器DR 指令寄存器IR 操作控制器,指令流水线有“取指”IF、“译码”ID、“执行”EX、“访存”MEM、“写回寄存器堆”WB五个过程段，共有20条指令连续输入此流水线。（1）画出流水处理的时空图，假设时钟周期为100ns。（2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。（3）求流水线的加速比。解：（1）,20条指令采用流水线总用时24T=2400ns（2）吞吐率=20/2400ns=8.33106条/s（3）加速比=非流水用时/流水用时=20500ns/2400ns=4.17,例：运算器及其微控制信号如右图,读写控制功能,写选择,读选择,例(续)：微指令格式,SA打入信号,SB清零信号,转公操作信号,SB打入信号,解： ADD、SUB和MOV的指令周期流程图,MOV,SUB,ADD,MOV R2, R3,SUB R2, R3,ADD R0, R1,7,8,4,5,6,1,2,3,指令的微程序？,微指令的代码,