《第1讲11数字系统测试发展概况2015课件.ppt》由会员分享，可在线阅读，更多相关《第1讲11数字系统测试发展概况2015课件.ppt（20页珍藏版）》请在三一办公上搜索。
1、2006-5-7,VLSI测试和可测试性设计,EEHQU6162369（O）,2006-5-7,内容,第一部分: 测试理论基础数字系统测试发展概况VLSI测试过程和设备测试经济学和产品质量故障模型第二部分: 测试矢量生成-ATPG逻辑和故障模拟可测试性测量组合电路ATPG时序电路ATPG存储器测试IDDQ测试第三部分: 可测试性设计（ DFT ）扫描测试BIST边界扫描测试模拟测试总线,2006-5-7,第一部分测试理论基础,1.1 数字系统测试发展概况数字系统的测试是一个不缺少的重要环节。系统测试的核心问题是确定施加什么样的激励，可以使故障激活（既使故障能够反映出来），同时能够在可及端测量出
2、来。因此还要确定在什么地方施加机理，在什么地方进行测量。最初的系统测试主要采用功能测试，如1953年Eckert所采用的BINCA计算机就是用两个相同的处理器同步进行工作，并随时进行比较，看其是否有相同的结果来判断是否有故障。,2006-5-7,器件测试是从最简单的组合电路开始的。Eldred在1959年提出了第一篇关于组合电路的测试报告。尽管它只是针对单级或两级组合电路中的固定故障测试，但是它已实际应用于第一代电子管计算机的测试，并揭开了数字系统测试的序幕。Eldred指出：3输入或门，输入故障可采用输入矢量（100）、（010）和（001）测试，每个矢量还可检测输出端的s-a-0故障。为了
3、检测输出端s-a-1故障，还需要增加输入矢量（000）。Eldred提出的方法只解决了两级以内的组合电路测试问题。DBArmstrong（1966）基于Eldred的基本思想提出了一维通路敏化方法。主要思想是对多级门电路寻找一条从故障点到可及输出端的敏化通路，以便在可及端可以观察到故障信号。利用这种方法确实解决了相当多组合电路的测试问题。当时人们认为，非冗余的组合电路中任一故障信号都是沿某一条通路传输到可及端的。直到1976年，Schneider提出了一个反例，证明了某些故障信号只通过一条通路是不可能传输到可及输出端的，而必须同时沿两条或两条以上的通路传输，才能在可及输出端测试到故障信号。,2
4、006-5-7,Schneider指出了一维通路敏化存在的问题，但是没有提出解决这个问题的方法。实际上，罗思（Roth）于1966年提出的著名的D算法就已经考虑了故障信号向可及端传输的所有可能的通路（包括多通路传输）。虽然以后对D算法有不少改进，但是都没有超出罗思的基本思想。从理论上说，组合电路测试在罗思的D算法中已达到最高点。在实际应用中，脱胎于D算法的PODEM算法和FAN算法已经臻于完善，达到完全使用阶段。在罗思之后，Seller等提出的布尔差分法和Thayse提出的布尔微分法，虽然在实际应用中存在一定的困难，但是使通路敏化理论得到系统化，这两种方法在数字系统测试中也占有重要的地位。罗思
5、的D算法从理论上解决了组合逻辑电路的测试问题，即任何一个非冗余的组合逻辑电路中任意单故障都可以用D算法来找到测试它的测试矢量。但是在实际应用中还存在计算量大，难以应付大电路问题。虽然各种各样的改进方法在不同程度上提高了运算速度，但是总的计算工作量还是很大。,2006-5-7,Armstrong（1966）提出了enf（等效正则）法，其核心问题是寻找一个可检测电路内全部故障的最小测试集。波格（Poage）和博森（Bossen）等提出了用因果函数来检测所有单故障和多故障的最小测试集，并在小型的组合逻辑电路测试中取得较好结果。但是上述几种方法通常都要处理大量文字型数据，所需的工作量和计算机内存容量都
6、比较大，因此对大型组合电路难以付付诸实用。魏道政等提出的多扇出分支计算的主通路敏化法以及较为直观的图论法，在实际应用中显示出较大的优越性。随着系统和电路规模的增大和元件集成度的提高，大型组合电路故障检测日趋迫切，对计算机速度要求越来越高，所需存储容量越来越大，使某些算法已失去实用价值，因此必须研究和探讨新的方法，或探索某一类器件的专用测试方法，例如：PLA器件的测试。过去认为没有实用意义的穷举法，随着电路规模的增大而有了新的发展，因为穷举法测试码产生非常简单，Archambeau等人提出的伪穷举法为穷举法用以解决大型组合电路的测试开拓了新的途径。,2006-5-7,时序电路测试比组合电路测试要
7、困难得多，其主要原因是：（1）时序电路中存在反馈线；（2）存在存储元件；（3）时序元件。正因为时序电路测试存在上述三个难以解决的问题，因此它的测试理论和方法的研究进展一直比较缓慢，切实行之有效的方法也比较少。解决时序电路测试问题的最初途径是沿用组合电路的算法，但由于要对电路的状态作估算，因此使设计工作量剧增。Hennie（1964）首先提出了把时序电路“复原”的输入序列的问题，但实际并非所有的时序电路都存在这样的“复原”序列。为了比较好地解决时序电路的测试问题，相继提出了逻辑函数的多值模拟法，其中比较成功的有三值、六值和九值布尔模拟。多值布尔模拟中所引入的新的布尔变量，主要是为了解决时序电路中
8、状态变量的初值设置，以及在测试过程中某些元件的未知状态或随意状态的表达问题。目前常见的方法有九值算法、线路-时间方程算法、M0M1算法等。阮根鸿1提出的H算法也作了有益的尝试，并取得了一定的成果。,2006-5-7,在研究面向故障的测试矢量生成方法的同时，时序电路的功能测试问题也得到了广泛重视。这种测试方法不考虑电路的结构，而只考虑电路的功能流程，它只检验电路的逻辑功能是否正确，而不考虑电路的定位问题，因此它不能代替一般的测试问题，但在验证因果设计方案和检验生产厂家的产品时是非常有用的。传统的数字电路（芯片、电路板及系统）的逻辑设计与测试是分开进行的，即先设计，后测试，设计阶段不考虑测试问题。
9、然而，随着数字电路的日益复杂，特别是VLSI电路密度的日益增加，数字电路的测试问题日趋尖锐，测试时间和测试费用日趋提高，甚至达到无法测试的地步，影响了微电子技术的进一步发展。为了有效开发电路，降低电路测试费用，数字电路必须设计成可测试的。这就要求在电路设计阶段考虑测试问题，或者说必须进行数字电路的可测试性设计。随着微电子技术和数字技术的飞速发展，数字电路的可测试性技术近几年来越来越引起电路设计者的重视，这门技术本身也得到了迅速发展。,2006-5-7,数字电路可测试性技术可分为两大类：（1）为解决某些具体电路的测试而提出的专用方法，如增加电路板的外部测试点、把大电路划分成小电路等；（2）通用技
10、术，称为结构方法（structured approaches）。这些方法增加某些电路或改变电路结构使测试变得容易，目前较为流行的有扫描通路法（Scan Path）、随机存取扫描法（Random-Access Scan）、电平敏化扫描设计法（Level-Sensitive Scan Design，简称为LSSD）、内在逻辑块观察法（Built-In Logic-Block Observation）和串行荫蔽寄存器法（Serial Shadow Register）等。为了彻底解决数字电路的测试问题，目前还发展了内建自测试（Built-In Self-Test）技术。数字电路的可测试性有多种定义，其
11、中之一是：若能对一电路产生、评价并施加一组测试图形，并在预定的测试时间和测试费用范围内达到预定的故障检测和故障定位的要求，则说该电路是可测的。可测试性包括可控制性（ controllability） 和可观察性（observability）两种特性。可控制性是指通过原始输入置电路内部的逻辑点为逻辑“1”和逻辑“0”的能力，可观察性是指通过原始输出观察电路内部逻辑节点的响应能力。,2006-5-7,MOS-DRAM的发展,201445纳米,2006-5-7,Intel公司微处理器发展,2006-5-7,VLSI实现过程,2006-5-7,验证与测试,验证验证设计的正确性;通过模拟、硬件仿真或形式
12、验证方法完成;制造之前执行一次;对设计质量负责.,测试验证制造硬件的正确性;两部分处理: 1. 测试生成: 设计过程中进行一次软件处理 2. 测试施加: 对硬件进行电测试对每个制造器件执行测试施加;对器件的质量负责.,2006-5-7,实际测试,基于可分析的故障模型, 不能影射到实际缺陷.由于高的复杂性, 不完善的模型故障覆盖率.某些好的芯片判定为不合格品. 这种芯片的比例(或百分比)称为成品率损失（yield loss）.某些坏的芯片通过测试. 所有通过的芯片中坏芯片所占的比例(或比例) 称为缺陷级（defect level）.,2006-5-7,测试作为过滤器处理,2006-5-7,测试代
13、价,可测试性设计(DFT) o 芯片面积代价、成品率损失和性能代价测试矢量的软件处理 o 测试生成和故障模拟 o 测试编程和调试制造测试 o 自动测试设备(ATE) 资本价格 o 测试中心操作价格,2006-5-7,现在与未来*,1997 -2001 2003 - 2006,Feature size (micron) 0.25 - 0.15 0.13 - 0.10,Transistors/sq. cm 4 - 10M 18 - 39M,Pin count 100 - 900 160 - 1475,Power (Watts) 1.2 - 61 2 - 96,Clock rate (MHz) 20
14、0 - 730 530 - 1100,2006-5-7,制造测试价格,0.5-1.0GHz, 模拟工具,1,024 数字引腿: ATE 进货 价格 = $1.2M + 1,024 x $3,000 = $4.272M运行价格(5年线性折旧) = 折旧+ 维护+ 工作 = $0.854M + $0.085M + $0.5M = $1.439M/year测试价格(24小时ATE工作) = $1.439M/(365 x 24 x 3,600) = 4.5 cents/second,2006-5-7,测试任务,检测: 判断被测器件(DUT)是否有故障诊断: DUT中特定故障的识别.器件特征化: 设计或
15、测试程序错误的判断和修正.失效模式分析(FMA):引起DUT缺陷的制造过程错误的判断.,2006-5-7,参考书,1 Michael L. Bushnell, Vishwani D. Agrawal, Essentionals of Electronic Testing forDigital, Memory & Mixed-signal VLSICircuits, 20002 蒋安平等译, 超大规模集成电路测试数字、存储器和混合信号系统, 电子工业出版社, 2006.93 杨士元编著, 数字系统的故障诊断与可靠性设计, 清华大学出版社, 2000.44 雷绍充, 邵志标, 梁峰 等 著, 超大规模集成电路测试, 电子工业出版社, 2008.55 闵应骅编著. 逻辑电路测试，中国铁道出版社，1986年出版,
