jss型数字式时间继电器设计.docx

《jss型数字式时间继电器设计.docx》由会员分享，可在线阅读，更多相关《jss型数字式时间继电器设计.docx（47页珍藏版）》请在三一办公上搜索。

1、 技术条件：一、延时范围:1s-99s : 1s-999s;1s-9999s二、重复误差: 1个脉冲三、执行继电器：常开，常闭，瞬时触点四、延时方式：通电延时断开，闭合五、电源：220V，50Hz六、触点容量：220V，5A七、整定方式：数字拨码开关八、工作频率：1200次/h九、额定功耗：100M十三、外形：圆桶形，或方形，红色显示 设计内容一、选择方案，设计电路图二、电路计算，画出波形三、制定元件明细表四、画图：拨码开关，执行继电器，显示器件五、印制板设计六、结构设计七、外壳、包装设计八、试验方法 进度安排及完成时间JSS型数字式时间继电器设计摘要: 数字式时间继电器是一种集传统电磁继电器

2、与数字集成控制于一体的新型继电器产品，而本数字继电器采用大规模CMOS集成电路构架，它具有延时精度高，延时范围广，整定方便直观，功耗小，寿命长，触点容量大，体积小巧便于安装等优点，可广泛用于交流220V/50HZ或直流24V等的控制电路中作为延时控制元件，可按预设时间接通或分断电路。关键字: 多谐振荡器，继电器，计数器，译码器，七段LED数码管，产品试验，8421编码开关Abstract: Digital type time relay is a kind of fair traditional relay with digital integrated circuit in a kind o

3、f new relay of one body. It is little that this kind of relay have volume normally the accurate etc. characteristic of delay time. Our this design use TTL mainly series chip is the main part of circuit, And the design that carries out product using Auto CAD and 99th class Protel computer supplementa

4、ry software. After completing this design we can in digital electronic technology, relay knowledge and Protel 99, Auto CAD wait for aspect have very deep knowledge and understanding.Key words: Much resonance dissolute ware，Relay，Conter，Decoder，7 LED numbers show，Product text experiment，Turn yard swi

5、tch8421前 言谈到继电器，大家应该是不会太陌生的，因为继电器在日常生活中是经常使用的，比如说各种智能控制电器，诸如空调器，彩电，电脑显示器，以及各种机床等上面都会用到。在这里，继电器是起到开关的作用的，用于用弱电控制强电，包括电流、电压方面的弱强控制。其实继电器在电器中的应用中就是作为一种开关，它的功能是在当输入激励量变化（包括电流和电压）达到规定的要求数值时，在其输出回路中（常开或常闭触点），被控制对象与电路接通或断开，达到控制目的。继电器广泛地应用在生产自动化、电力系统保护以及各类自动控制、遥控和通讯等自动化装置中；尤其是在军事工程的各个领域，微小型继电器的应用越来越广泛。以前我们所

6、使用的继电器大都是电磁式继电器。随着科学技术的发展，数字式继电器的发展及生产已却越来越普遍，因为这种继电器集延时精度高，延时范围广，整定方便直观，功耗小，寿命长，触点容量大，体积小巧而便于安装等众多优点于一身，因此数字继电器的推广是必然的。数字式时间继电器作为一个独立的电器元件，可作为定时器使用，有时也可以只作为一个环节附属于其它电器中。它除了执行继电器由传统电磁继电器担任外，其它元件全部采用数字CMOS集成电路架构，并没有多余的机械运转部分，因而具有精度高，寿命长，体积小，重量轻等优点是必然的。而且数字继电器还适于频繁动作，延时系数的更定也极为方便。在国外，数字式时间继电器是从70年代初才开

7、始发展起来的。目前，最先进的数字式时间继电器其内部安装有微处理器即CPU，它们除了具有一般数字继电器的延时精度高、延时长等优点外，还可以选择多种不同延时方法，如延时闭和、延时断开、间隔计时、通电循环延时、通电延时动作、再延时断开等。而在我国，数字式时间继电器的发展是从80年代初才开始的，那时一般采用大规模集成电路，工作可靠，并且利用拨码开关整定延时时间，直观性和重复性均很好。目前的数字式时间继电器已趋向于低价格、小体积、多功能等方面发展。我们此次毕业设计的课题主要就是设计JSS型数字式时间继电器，它的主要功能是完成通电延时动作等。这种数字继电器的可采用TTL集成电路或CMOS集成电路组成，考虑

8、到TTL集成电路耗电量比较大，而且工作电压范围不够宽，因此本次设计我们采用了CMOS集成电路的方案。另外，由于这种数字时间继电器采用了标准频率发生器和记数显示器为一体的数字电路结构，可以获得较长的延时设置（1秒至数小时），而且调节方便直观，这是它的一大特点。第二点，就是次时间继电器的延时精确度主要取决于秒脉冲发生器中标准频率发生器的稳定性，而与个组成部分的元件参数的变化是不相关的。因此它将具有比较高的延时精度。第三，本时间继电器很容易构成多通道的时间程序控制器，所以，它在自动化控制系统中得到了越来越广泛的应用。目 录摘要I前言II第1章 继电器设计思路11.1 继电器主要技术参数11.1.1

9、工作电压11.1.2 整定范围11.1.3 动作电压11.1.4 返回电压11.1.5 延时一致性11.1.6 延时整定误差11.1.7 返回时间11.1.8 功耗11.1.9 触点类型21.1.10 触点性能21.1.11 工作条件21.1.12 介质强度21.1.13 抗干扰性能21.2 继电器工作原理分析21.2.1 继电器工作原理框图21.2.2 集成电路芯片选择3第2章 继电器总体方案及单元电路简述42.1 方案选择42.2 单元电路分析52.2.1 555多谐振荡电路52.2.2 计数电路设计92.2.3 显示电路设计172.2.4 电源电路设计222.2.5 电磁继电器的选择27

10、2.3 元件清单29第3章 印制板与外形设计303.1 PROTEL 99 的组成303.2 模块介绍303.3 电路板设计的基本步骤303.3.1 原理图的设计303.3.2 产生网络表313.3.3 印制电路板的设计313.4 外壳包装设计31第4章 产品实验334.1 实验方法与步骤334.1.1 直流耐压试验334.1.2 通电试验334.1.3整定时间准确度试验344.2 使用与维护34结束语35参考文献36第1章 继电器设计思路 对于一款产品的设计，其设计思路及方案选择是极为重要的。在这里，主要需要考虑的是继电器产品的工作可靠程度，继电器的延时误差，以及继电器的生产成本等因素。先让

11、我们来看看该时间继电器的设计要求，然后按照此要求进行时间继电器的整体设计。那现在就让我们开始设计吧。 1.1 继电器主要技术参数 继电器的工作参数主要有以下几个方面，下面依次进行讨论。1.1.1 工作电压本时间继电器设计运行于交流220V/5A的条件下，因此其额定工作电压为交流 AC220V，可以以此为条件为变压器、执行继电器等选型。即变压器选取AC220V转AC10V成品，执行继电器选取线圈电压DC12V、触点容量AC220V/5A的电磁继电器。1.1.2 整定范围延时整定范围由3个档可调，即（1）1s99s，（2）1s999s，（3）1s9999s。继电器最小级差为1s 。1.1.3 动作

12、电压当线路电压为一定值时继电器应可靠地动作，而低于这个电压值时继电器将不应动作，这个划分界限称为动作电压。继电器的动作电压为(60%70%) 倍于额定值，工作电压小于60%额定值时应可靠不动作。即电压降低为132V154V时继电器应可靠动作，而电压降为低于132V时继电器应不会动作。1.1.4 返回电压继电器的返回电压应不小于10%额定值。1.1.5 延时一致性在基准条件下: 延时一致性应不大于0.1%整定值。1.1.6 延时整定误差在基准条件下，延时整定平均误差不大于0.1%整定值。1.1.7 返回时间继电器返回时间不大于15ms。1.1.8 功耗在额定电压下，继电器功率消耗不大于5W，即继

13、电器变压器交流输入端总电流不超过23mA，起输出端总电流不超过500mA。1.1.9 触点类型所选电磁继电器的触点类型应为常开、常闭的瞬时动作触点个为两对，即选用两只电磁继电器。1.1.10 触点性能在电压不超过250V，电流不超过5A，功率因数为cos=0.40.1的交流电路中，继电器断开容量为250VA。继电器的电寿命大于20万次，机械寿命大于100万次，绝缘电阻大于100M。1.1.11 工作条件a) 使用地点不允许有爆炸危险的介质，周围介质中不含有腐蚀金属和破坏绝缘的气体及导电介质，不允许充满水蒸汽和有较严重的霉菌存在；b) 使用地点不允许有较强的振动和冲击；c) 使用地点应具有防御雨

14、、雪、风、沙的设施；d) 使用地点不允许超过1.5mT的外磁感应强度。1.1.12 介质强度继电器各导电路对外露的非带电金属部分及外壳之间，应能承受2kV(有效值)，输入电路对触点之间应能承受1kV(有效值)，50Hz的交流试验电压，历时1min的式验 ，应无绝缘击穿或闪络现象。1.1.13 抗干扰性能继电器应能承受频率为1MHz衰减振荡波，第一个半波电压幅值共摸为2.5kV，差摸为1kV的试验电压，继电器不应误动或拒动。 1.2 继电器工作原理分析 1.2.1 继电器工作原理框图本继电器的工作原理框图如图1.1所示。其工作原理是这样的：给本机通电瞬间，机内电路自动为系统清零以复位，然后振荡电

15、路开始工作，产生1Hz的秒脉冲，计数器开始计数，计满到设定值时输出信号跳变，经反相和三极管的电流放大后给电磁继电器线圈供电，通过继电器的触点接通或断开需要控制的电路；同时计数器的输出将锁定秒脉冲发生器使之停止工作，计数器也停止计数，所以住之后电路状态将一直保持，直到重新上电或按动本机设置的复位按钮。然后时间继电器又将重新新一轮的工作。电源隔离降压整流滤波秒脉冲产生 器 显示执行继电器开机复位部分计 数译码显示时间整定驱动输出反相功率放大图1.1 时间继电器原理框图1.2.2 集成电路芯片选择 对于本时间继电器的设计，其芯片的选用主要有两种方案可供选择，一是选用TTL集成电路，可用74LS160

16、作计数器，搭配74LS47译码驱动器以及共阳LED数码管可构成时间继电器系统；二是使用CMOS集成电路，选用CD4510和CD4511分别做计数和译码，使用共阴极的LED数码管。但是，考虑到TTL集成电路功耗大，工作电压与继电器的不匹配将使电路复杂化，等等因素的存在，因此我们考虑选用CMOS集成电路CD4510和CD4511的组合。第2章 继电器总体方案及单元电路简述 时间继电器的总体方案确定了，芯片的选型也确定下来了，下面该看看究竟选用什么样的电路来完成时间继电器的功能了。 2.1 方案选择 这里，我们想到了两种可行的方案可作为时间继电器的主电路。方案1：“加计数”电路。这种方案的特点是系统

17、开始工作后，计数器由“0”开始做步距为1的加法运算，数码管输出也是频率为1秒的累加。在这种方案中，计数器CD4510的置数端空置不用，将8421开关接在计数器的输出端“Q3Q2Q1Q0”上，8421开关的另一端接4输入与非门的输入端，而4个与非门的输出端又接到了一个4输入或非门的输入端上。或非门的输出端接三极管做电流放大以驱动继电器。由于所选集成电路的输入端有一个悬空即为“1”的特点，所以只有当8421开关接通的计数器输出引脚都为“1”时与非门才会输出“0”，而也只有此时或非门才会因全“0”而输出“1”，此时三极管导通，继电器线圈得电工作。这种方案的原理图如图2.1所示。图2.1 加计数原理方

18、案2：“减计数”电路。这种方案的特点是，在系统开始工作后，计数器由预置数开始逐一做减法计数，数码管输出时逐渐减一的。这个方案需要用到计数器的置数功能，当然计数功能也是必不可少的，这是靠系统加电瞬间使计数器置数，读入预置的数值后在做减一计算，知道计到零后继电器动作。瞬间置数再计数的原理如图2.2所示。 图中的PE端为计数器的计数/置数使能端。当该脚为低电平“0”时计数器工作于置数状态，读入置数端的预置数；当该脚为高电平“1”时计数器工作于计数状态。由此可得电路状态转换原理如下：因为电容 图2.2 C两端电压不能突变，因此系统刚上电时，电容C经电阻R充电，其两端电压为0，也就是说此刻PE端为“0”

19、电平，计数器读入预置端数值；对电容C的充电很快完成，电容端电压很快上升到VCC，于是PE端又变为高电平“1”，于是计数器开始以刚读入的数为基数做减一计数，直到计到0为止。由于减计数的方式显示比较直观，能确切地显示剩余的延时时间，因此我们考虑整体方案就此选用此“减计数”的方案。此方案的原理如图2.3所示。 图2.3 减计数原理 2.2 单元电路分析 2.2.1 555多谐振荡电路2.2.1.1 555定时器的结构及工作原理。 555定时器是一种集数字与模拟技术于一体的应用极为广泛的中规模集成电路，只要外加少量的电阻、电容等元件，就可以很方便地构成多谐振荡器、单稳态触发器、施密特触发器等，因此在信

20、号的产生和变换、自动检测及控制、定时和报警、家用电器等方面得到了较为广泛的应用。 555定时器根据内部器件类型可分为双极型和单极型，其中双极型555定时器的电源电压使用范围为515V，输出电流可达200mA；单极型电源电压使用范围为218V，但输出电流仅有1mA。555定时器内部逻辑电路结构图见图2.4，其逻辑符号图如图2.5所示。各引脚符号如图中所示。电路内部C1和C2为比较器，G1和G2与非门组成基本RS触发器，经反相放大器G3输出为Q，集电极开路的三极管T（又称放电管）由 控制其导通或截止。现结合电路内部工作原理介绍有关引脚的功能。555定时器电路有三个5K电阻构成分压器，当控制电压输入

21、端VC悬空时，比较器C1的同相输入端的参考电压为。对于C1、C2比较器，其输入与输出关系为：当时，输出为高电平（1态）；当时，输出为低电平（0态）。对G1、G2构成的基本RS触发器，若直接复位端，则当，时， ；当，时， ；当，时，和 维持原状态。 (a)555逻辑电路图 (b) 555引脚图图2.4 555定时器根据上述原理，555定时器可归纳出如表2.1中所列的四种逻辑功能。 表2.1 555定时器功能表输入比较器输出输出直接复位复位控制TH置位控制放电管0XXXX0导通111010导通100101截止10111不变不变（1）直接复位功能：当直接复位输入端=0，不管其它输入状态如何，输出，放

22、电管导通。当直接复位端不用时，应时=1，这时可行使下列功能。（2）复位功能：当复位控制输入，置位控制输入时，使，则，放电管导通。（3）置位功能：当，时，使，则，放电管截止。（4）维持功能：当，时，使，则和状态维持不变，状态也不变。 如果把输入端电压在时作为1态，在时作为0态；而把输入端电压在时作为1态，在时作为0态，这样，就可以根据555定时器的输入与输出关系列出如表2.1中粗框中所示规律。2.2.1.2 555组成秒脉冲多谐振荡电路多谐振荡器是产生矩形波的自激振荡器。由于矩形波包含基波和高次谐波等较多的谐波成分，因此称为多谐振荡器。另外，这类电路不存在稳态，故又称无稳态电路。 1电路组成及工

23、作原理 组成多谐振荡器的电路很多，用555组成的多谐振荡器的原理图和波形图分别如图2.5和图2.6所示，其工作原理简述如下。在接通电源后，通过、对电容充电，在未达到和之前，集成电路第6、2引脚状态为0、0和0、1，故输出为1，放电管T截止。当电容C被充电达到时，第6、2引脚状态为1、1，则输出翻转为0，放电管T导通。此时电容C开始通过R2和T放电，使按指数曲线下降。当处于和之间时，第6、2引脚状态为0、1，输出维持为0，电容C继续放电，直到，使第6、2引脚状态为0、0，输出又翻转为1态，放电管T截止，电容C又开始充电，这样周而复始振荡下去，输出为图2.7所示矩形波。图2.5 振荡器原理图图2.

24、6 振荡器波形图 2振荡频率的计算 由图2.7所示的波形和段的电容充、放电时间可计算其振荡频率。 由公式可知，输出高电平的脉宽为电容C充电暂稳态的时间，即，而输出低电平的脉宽为电容C放电暂稳态的时间，即故振荡频率为由于充电时间常数大于放电时间常数，因此矩形波的占空比为 由于是需要产生1Hz的秒脉冲信号，所以现取，则经推算，可选R1=4.3K，R2=70K。 3时钟停止 由于时间继电器动作后，时钟电路仍在工作，若不强制停止时钟，时间继电器的动作状态将不能保持（只能持续一个始终周期，即一秒），而这不是我们所要求的。为了使继电器能够保持，必须给电路加一个强制停止时钟的部分，而这只有在时钟产生部分控制

25、最为方便。在这里，我们利用了555定时器的直接复位功能，其原理图如图2.7所示。它的工作原理是，当IC9输出高电平驱动信号时，其信号输出分为两路，一路是继电器线圈的驱动，经三极管电流放大后 图2.7 计数器停止驱动继电器动作；另一路作为时钟电路的复位信号，经，三极管VT1反相后控制555定时器的直接复位端，其中R6是上拉电阻。本电路的工作原理是：当IC9未输出高电平控制信号时，三极管VT1由于基极电位为0V，则三极管因发射结电压达不到三极管导通电压而截止，与三极管VT1集电极相连的555时基电路的复位引脚通过上拉电阻R6的作用连接到+12V的电源电压，此时此管脚呈高电平，555时基电路正常工作

26、于无稳态振荡器状态，为计数器计数提供秒脉冲计数信号；当IC9输出高电平的驱动控制信号时，三极管VT1导通，其be结结压降变为0.3V左右，与之相连的555时基电路第4脚电压也随之降低变为0.3V左右的低电平状态，时钟电路强制复位，不再有方波信号输出，其输出变为0。这样，后面的计数器停止计数，LED数码管显示“0000”，电路状态得以保持下去，直到按复位按钮重新计时（将在后面加以介绍）。2.2.2 计数电路设计 计数电路当然是由计数器构成的。计数器是数字系统中应用场合最多的时序电路，它不仅能使用于对时钟脉冲进行计数，还可以用于定时、分频以及进行数字运算等。 计数器的种类繁多，从不同角度出发，有不

27、同的分类方法： 按计数器中触发器翻转的时序异同分，有同步计数器和异步计数器两类。 按计数器中数字变化规律分，有加法计数器、减法计数器和可逆计数器。递增计数的称为加法计数器，递减计数的称为减法计数器，既可进行加法、又可进行减法计数的称为可逆计数器。 按计数体制来分，又二进制计数器、二-十进制（或称十进制）计数器、任意进制（也称N进制，即除二进制、十进制之外的其它进制）计数器。 在本电路中，我们选用的是同步十进制计数器CD4510。下面就CD4510做简要介绍。2.2.2.1 CD4510简介 CD4510的引脚封装图如下图，它的各脚功能介绍如下。 CD4510的输入端有异步清零端RST，高电平有

28、效，仅当RST=1时，计数器输出清零，与其它控制状态无关。 为计数器使能端，低电平有效，仅当=0时计数器工作。 PE为异步置数控制端，低电平有效，当RST=0，PE=0时，P3P2P1P0被置于Q3Q2Q1Q0端，不受CLK控制。 图2.8 CD4510引脚 当RST和PE均无有效输入时，即RST=0和PE=1，而加/减法计数控制端U/为高电平，计数脉冲从计数输入端CLK输入时，进行加法计数；U/为低电平是进行减法计数。 是进位输出端，进位时输出低电平。加法时进位输出条件为=，减法时借位输出条件为=。这说明，进行加计数当Q3Q0均为1时，即在计数状态为1001时，给出一进位信号；进行减计数，当

29、Q3Q2Q1Q0均为0时，即在计数状态下为0000时，给出一借位信号。这是符合十进制计数规律的。 若需构成两位以上的十进制计数器，只需将低位的接到高位的就可以了。因为常态时是高电平，和它接在一起的也是高电平，因此级联的高位计数器将不工作；而当低位进位时，其输出跳变为低电平，高位计数器因是低电平而满足工作条件，在下一个脉冲到来时开始计数，脉冲过去后又停止工作，直到低位计数器再次进位。例如，在本设计中需要一个10000进制的计数器，就可以利用上CD4510的级联功能了。 CD4510的逻辑时序图如图2.9所示。 CD4510的典型工作参数如表2.2所示。图2.9 CD4510逻辑时序图表2.2 C

30、D4510典型工作参数CHARACTERISTICCONDITIONS(V)LIMITS AT INDICATED TEMPERATURESUNITS-55-40+85+125+25Min.Typ.Max.Quiescent Device Current Max-0，5555150150-0.045-0，10101010300300-0.0410-0，15152020600600-0.0420-0，202010010030003000-0.08100Output Low (Sink)Current Min0.40，550.640.610.420.360.511-mA0.50，10101.61.

31、51.10.91.32.6-1.50，15154.242.82.43.46.8-Output High (Source)Current Min4.60，55-0.64-0.61-0.42-0.36-0.51-1-2.50，55-0.2-1.8-1.3-1.15-1.6-3.2-9.50，1010-1.6-1.5-1.1-0.9-1.3-2.6-13.50，1515-4.2-4-2.8-2.4-3.4-6.8-Output Voltage Low-Lever Max-0，550.05-00.05V-0，10100.05-50.05-0，15150.05-100.05Output Voltage

32、High-Lever Min-0，554.954.9515-0，10109.959.95-0，151514.9514.95-Input Low Voltage Max0.5，4.5-51.5-1.5V1，9-103-31.5，13.5-154-4Input High Voltage Min0.5，4.5-53.53.5-1，9-1077-1.5，13.5-151111-Input Current Max-0，1818表2.3 CD4510真值表CLKU/PERActionX1X00No Count0100Count Up0000Count DownXXX10PresentXXXX1Reset图

33、2.10 CD4510内部电路原理2.2.2.2 由CD4510组成的时间继电器计数器 用CD4510构建的计数器，具有功耗低，工作稳定可靠，调整方便，生成PCB容易等优点。现让我们来研究一下由CD4510组成的时间继电器计数器。 前面已经说过，CD4510级联时，其前后级间的进位控制是由芯片的控制端和的配合来完成的。事实上，我们此次设计的时间继电器就是一个定时器，只是它能够显示剩余的定时时间，而且能够用于控制大功率电器。在前面我们已经说过，本时间继电器采用的是减计数方式定时的，LED数码管上显示的时间始终是剩余的时间，因此就此来说此显示方式是十分直观的。对于计数器定时时间的设置，是采用先置数

34、再计数的工作方式，下面我们就“计数器工作原理”及“计数器进位原理”两个方面加以说明。（1）计数器工作原理计数器工作状态转换。计数器的工作原理如左图所示。电阻R1和电容C1共同构成系统开机时的自动状态转换电路，其原理是这样的：由于电容充电是需要一个过程的，也就是说，在刚开机的一瞬间，电容C1两端的电压是不能够突然变化的，不能突然由“0”上升到“VCC”，反而是停留在0V，因此与电容上端连接的计数器的PE引脚也是0V，所以此时计数器工作于置数状态，其输出为预置数即Q3Q2Q1Q0=P3P2P1P0。同时，电容C1通过电阻R1及+12V电源充电，其充电时间常数由下列公式决定 图2.11 计数器 可将

35、充电时间常数设为0.01秒，所以由以上公式可知，可将R1设为100K，将C1设为0.1uF。所以，随着电容C1充电的进行，电容C1上端电压将不断上升，结果是充电结束后其端电压将为VCC=+12V，与其相连的计数器PE端的电压也将变为+12V，这样，此时计数器就会工作于计数状态，计数器将随计数脉冲的输入作加或减计数操作。加/减计数转换控制。前面已经说过，本时间继电器将采用减计数的工作方式。这样，开机瞬间计数器读入预置的二进制数后从输出端输出，再经译码驱动器和数码LED显示器后显示出来，这种显示方式有一个好处，就是比较直观，LED显示器上显示的就是剩余的动作时间。由于采用了减计数的工作方案，所以计

36、数器应该设置为减计数的工作方式，而计数器中的U/端就是加/减计数功能控制端。在U/功能端接入高电平时，计数器工作于加计数状态（UP）；在U/端接入低电平时，计数器工作于减计数状态（DOWN）。 时间继电器的驱动输出是靠4片计数器的借位输出端与一片双4输入或非门连接后经三极管驱动电磁继电器输出的。因为计数器是做减法运算的，其二进制输出端最终会由“1001”减为“0000”，此时计数器的借位输出端将输出一低电平的借位信号，其维持时间为一个时钟周期。当4片计数器都输出“0000”时，即定时时间到时，4片计数器的借位输出端都会输出低电平的借位信号，由于此时各端都连入了一片4输入或非门的输入端，所以造成

37、或非门的输入端信号都是低电平“0”，遵循或非门“有1出0，全0出1”的逻辑功能规则，此时或非门将输出高电平的驱动信号，此信号经三极管的共发射极放大电路之后驱动电磁继电器工作，而时间继电器于此时常闭触点断开、常开触点闭合。其原理图如图2.12所示。图2.12 驱动输出（2）计数器进位 由于一片十进制计数器只能显示一位十进制数，而我们所设计的时间继电器要求计数范围是00009999，因此需要4片十进制计数器进行级联。利用计数器芯片可以很方便地构成任意进制的计数器，而计数器级联的方法主要有反馈归零法和反馈置数法两种，现分别加以介绍。 反馈归零法 这种级联方法是利用计数器清零端的清零作用，截取技术过程

38、中的某个中间状态控制清零端，使计数器由此状态返回到零重新开始计数，这样就弃掉了一些状态，把模较大的计数器改成了模较小的计数器。 例如，要求利用十进制计数芯片CD4510构成二十三进制计数器。因为CD4510是十进制计数器，要用它来构建二十三进制计数器，就是要求计数器的模=23，这需要两片CD4510才能完成。CD4510的清零端RST为高电平有效，计数时应置RST端为高电平。为构成二十三进制计数器，当低位片子输出3（即二进制0011），高位片子输出2（即二进制0010）时，应执行归零功能，此时只要将处于1状态的输出端反馈给芯片清零端RST就可以了，起逻辑接线图如图2.13所示。图2.13 反馈

39、归零法 由以上例子可知，确定0所取输出代码是个关键，这个芯片的清零方式有关（同步清零还是异步清零）。异步清零是一N作为置零的输出代码，同步清零是以N-1作为置零的输出代码。此外还要注意清零端的有效电平，以确定反馈引导门是与门还是与非门。 反馈置数法 利用具有置数功能的计数器（如CD4510），截取某一计数中间状态反馈到置数端，而将数据输入端P3P2P2P1全部接零，这样就会使计数器的状态在0000到这一中间状态之间循环，这种方法类似于反馈归零法。另一种方法是利用计数器到达1111这个状态时产生的进位信号，将进位信号（高电平）反馈到置数端，而数据输入端P3P2P1P0置成需要的某一最小数p3p2

40、p1p0，则计数器就可重新冲这一最小数开始计数，整个计数器将在p3p2p1p01111等N个状态中循环。 例如，要设计一个自然二进制码00000111的计数器，选用CD4510，由于该电路在CP作用下才能置数，故用N-1即0111作为置数信号，数据输入端P3P2P1P0接为0000，由Q3Q2Q1Q0端引出的1信号经与非门送置数控制端即可，逻辑图如图2.14所示。显然，该计数器为9进制计数，即N=9。 图2.14 反馈置数法 时间继电器进位 本时间继电器的进位，是采用的级间直接连接的同步计数、同步进位的工作方式。其原理图如图2.15所示。详见下图。图2.14 计数器进位如上图所示，本电路使用了计数器CD4510的使能端即第5脚。在计数时，IC5IC8的8421码输出端逐渐输出00001001的四位二进制数（或0000预置数），当低位计数器芯片从0000计数至1001时，其进位输出端输出跳变为低电平，为高为计数器的工作提供了条件。因为端在平时是高电平的，因此