计算机组成与结构第6章总线系统课件.ppt

《计算机组成与结构第6章总线系统课件.ppt》由会员分享，可在线阅读，更多相关《计算机组成与结构第6章总线系统课件.ppt（63页珍藏版）》请在三一办公上搜索。

1、第6章 总线系统,2022/12/18,2,目录,6.1 总线的概念和结构形态 理解6.2 总线接口 了解6.3 总线的仲裁理解6.4 总线的定时和数据传送模式了解6.5 HOST总线和PCI总线 了解6.6 InfiniBand标准了解,2022/12/18,3,考研大纲要求,(一) 总线概述1. 总线的基本概念2. 总线的分类3. 总线的组成及性能指标(二) 总线仲裁1. 集中仲裁方式2. 分布仲裁方式(三) 总线操作和定时1. 同步定时方式2. 异步定时方式(四) 总线标准,2022/12/18,4,6.1 总线的概念和结构形态,6.1.1总线的基本概念6.1.2总线的连接方式6.1.3

2、总线的内部结构6.1.4总线结构实例,2022/12/18,5,6.1.1 总线的基本概念,总线构成计算机系统的互联机构，是系统内各功能部件之间进行信息传送的公共通路。总线的分类 按传送的信息分数据总线、地址总线、控制总线按连接部件分内部总线、局部总线、系统总线、通信总线,2022/12/18,6,按传送信息分类的总线,地址总线单向，三态总线，用于传送地址信息；其位数决定可直接寻址的范围；数据总线双向，三态总线，用于传送数据信息 ；其位数有8位、16位、32位、64位等；控制总线传送控制、状态信息；其类型决定计算机的特色；位数不定。,2022/12/18,7,按连接部件分类的总线,内部总线各芯

3、片内部逻辑器件的连接总线；局部总线CPU与其他部件的连接总线；介于CPU内部总线和系统总线之间，可高速传输数据；系统总线计算机各功能部件的连接总线；通信总线（IO总线）微机系统与微机系统、其他设备之间的连接总线；,2022/12/18,8,总线的物理实现,2022/12/18,9,1、总线的特性,物理特性总线的位数，总线插头、插座的形状，引脚的排列方式等；功能特性确定每一根总线的名称、定义、功能与逻辑关系等，如传送数据、地址、控制信号；电气特性规定每一根总线上信号的传送方向及有效电平范围等内容；时间特性总线上各信号有效的时序关系；,2022/12/18,10,2、总线标准,总线的标准化为保证总

4、线的性能充分发挥以及兼容问题而提出的；主要包括总线的各种特性、数据传输率、总线通信协议、仲裁协议等一系列规定和约定。总线标准的来源权威组织正式公布的标准；实际存在的工业标准；典型的标准总线ISA、EISA、PCI等；按总线标准设计的接口是通用接口。,2022/12/18,11,3、总线的性能指标,总线宽度一次总线操作中，最多可传送的数据位数。总线周期一次总线操作所需要的最小间隔时间。总线周期与总线的时钟频率成反比，即T=1/f总线带宽单位时间内通过总线的数据位数，总线的数据传输率；单位一般为MB/s。,2022/12/18,12,课本P186【例1】(1)某总线在一个总线周期中并行传送4个字节

5、的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少?,一个总线周期 T =1/f=1/(33106)一个总线周期的传送的数据量 D =4B总线带宽Dr = D/T = D1/T = Df = 4B33106/s=132MB/s(2)如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少?总线带宽Dr = Df = 8B66106/s = 528MB/s,2022/12/18,13,6.1.2 总线的连接方式,适配器：又称接口实现高速CPU与低速外设之间工作速度上的匹配和同步，并完成计算机和外设之间的所有数据传送和控制。 单机系统

6、中，总线结构的三种基本类型： 单总线结构使用一条单一的系统总线来连接CPU、内存和I/O设备。 双总线结构在CPU和主存之间专门设置了一组高速的存储总线。 三总线结构在各外部设备与通道之间增加一组I/O总线。多总线结构通过桥将多总线彼此相连。,2022/12/18,14,系统内的所有部件均由系统总线连接；优点：各部件之间可直接进行通信；系统易于扩充；缺点：总线负载重；若有慢速设备，则会产生较大的时间延迟，降低系统的工作效率。,单总线结构,2022/12/18,15,系统内的所有部件均由系统总线连接；在CPU和主存之间再专门设置了一组高速的存储总线。特点：保持了单总线的优点（简单、易扩充）；减轻

7、了系统总线的工作负担，使CPU工作效率有所提高；但增加了硬件成本。,双总线结构,2022/12/18,16,系统总线负责连接CPU、主存、I/O通道；存储总线负责连接CPU与主存；I/O总线负责连接各I/O适配器。特点：设置了通道，对外设进行统一的管理，分担了CPU的工作。提高了CPU工作效率，同时也最大限度的提高外设的工作速度。但硬件成本进一步增加。,三总线结构,2022/12/18,17,三总线结构的又一形式,2022/12/18,18,多总线结构,2022/12/18,19,6.1.3 总线的内部结构,早期总线内部结构实际是CPU芯片引脚的延伸；早期总线的不足CPU是总线上惟一的主控者。

8、 总线结构与CPU紧密相关，通用性较差。,2022/12/18,20,现代总线,多采用标准总线与结构、CPU、技术无关；又被称为底板总线。 现代总线可分为四个部分： 数据传送总线地址线、数据线、控制线；仲裁总线总线请求线、总线授权线； 中断和同步总线中断请求线、中断认可线； 公用线时钟信号、电源等；,2022/12/18,21,6.1.4 总线结构实例,CPU-存储器总线，64位DB、32位AB，66.6MHz,PCI总线连接快速外设32位/64位总线宽度33.3MHz,PCI-ISA总线连接低速外设16位DB，24位AB8MHz,何谓“桥”？具有缓存、转换、控制功能的逻辑电路,2022/12

9、/18,22,6.1.5 总线技术的发展历程,1981年，IBM公司推出了PC/XT总线；1984年，Intel公司联合几家公司制定了ISA总线规范；ISA，Industry Standard Architecture，工业标准结构1987年，IBM公司推出了MCA总线；MCA，Micro Channel Architecture，微通道结构1991年，Intel、Compaq等9家公司联合推出EISA总线；EISA，Extended Industrial Standard Architecture 1992年，视频电子标准协会(VESA)公布了VL总线标准；VL，VESA Local Bus

10、 1992年，Intel公司推出了PCI总线；PCI，Peripheral Component Interconnect，外围设备互连总线1996年， Intel公司推出了AGP总线；AGP，Accelerated Graphics Port，加速图形接口,2022/12/18,23,总线技术的发展历程,PC/XT总线,2022/12/18,24,PC/XT总线,早期PC/XT微机配套的8位系统总线，也称为PC总线；主板上包括8个PC/XT总线扩展槽；主板时钟频率为14.3128MHz；CPU时钟为4.77MHz，最快的访存周期由4个时钟周期构成，总线带宽约为1MB/s；PC/XT总线扩展槽包

11、括62个管脚；CPU引脚经过8282、8286、8288、8259、8237等芯片组合而成；右侧为A列，左侧为B列，各31个管脚，包括地址线、数据线、控制线、状态线、辅助线与电源线五类；,2022/12/18,25,2022/12/18,26,ISA总线,16位的总线结构，并保持了对8位总线的兼容性；主板上也是8个扩展槽；扩展槽既可以插入16位板卡，也可以插入8位板卡；总线时钟与CPU时钟均为612MHz，访存周期至少3个时钟周期，总线带宽约为48MB/s；ISA总线设计为长短插槽形式；前62管脚的长插槽信号分布与功能含义大致与PC总线相同；后36管脚的短插槽ISA总线新增，分为C、D列，各1

12、8个管脚；,2022/12/18,27,ISA总线插槽,同一类型的插槽都是相通的，板卡可以插入其中任何一个槽中。,2022/12/18,28,ISA声卡,2022/12/18,29,2022/12/18,30,EISA总线,EISA总线是ISA总线的扩展数据总线从16位变为32位，地址总线从24位变为32位；增加了突发式传送（Burst Transfer，又称猝发式传送）；支持多处理器的高性能32位标准总线。EISA总线扩展槽的插脚分上、下两层；上层同ISA总线的兼容；下层是EISA总线新增的信号；,2022/12/18,31,PCI总线,PCI总线是一种将系统中外围部件以结构化可控制方式连接

13、起来的总线标准，是基于奔腾处理器而发展的总线。PCI 总线的主要性能数据总线32位（5V） ，可扩充到64位（3.3V） ；最多支持10 台外设；总线时钟频率33MHz/66MHz；支持突发式传送，最大数据传输速率528MB/s；能自动识别外设，硬件插卡自动识别、配置，即插即用；独特的中间缓冲器设计方式，独立于 CPU，并将CPU子系统与外设分开；支持多主设备系统；,2022/12/18,32,PCI插槽,2022/12/18,33,PCI系统结构,PCI总线中提出了“桥”的概念“桥”连接两条总线，使总线之间互相通信；PCI总线是在CPU和原来的系统总线之间插入的一级总线，由一个桥接电路实现对

14、这一层的管理，并实现上下之间的接口以协调数据的传送。桥的类型主桥：连接CPU和基本PCI总线，也称为“北桥”；标准总线桥：连接PCI总线和其他标准IO总线；PCI桥：连接两条PCI总线；,南桥,2022/12/18,34,标准总线桥,PCI桥,主桥,基于PCI总线的系统结构图,2022/12/18,35,Pentium PC的体系结构,处理器总线,2022/12/18,36,AGP总线,AGP总线是一种显示卡专用的局部图形总线；严格的说，AGP不能称为总线，因为它是点对点连接，即控制芯片和AGP显示卡连接连接；AGP总线直接与主板的北桥芯片相连，让显示芯片与系统主内存直接相连;避免了窄带宽的P

15、CI总线形成的系统瓶颈，增加3D图形数据传输速度;在显存不足的情况下还可以调用系统主内存。,2022/12/18,37,AGP插槽,2022/12/18,38,AGP接口的发展,1996年，AGP 1.0图形标准问世；包括AGP 1X和AGP 2X两种模式；数据传输带宽分别达到了266MB/s和533MB/s；1998年，AGP 2.0规范正式发布；增加了AGP 4X模式，数据传输带宽达到1066MB/s；1998年，AGP Pro接口与AGP 2.0同时推出 ；在原有AGP插槽的两侧进行延伸，提供额外的电能，增强其功能。 2000年，AGP3.0 规范正式发布； 增加了AGP 8X模式，数据

16、传输带宽达到了2133MB/s；,2022/12/18,39,286主板,386主板,486主板,2022/12/18,40,Pentium主板,支持PentiumII/III的主板,支持Pentium4的主板,2022/12/18,41,6.2 总线接口,6.2.1 信息的传送方式6.2.2 接口的基本概念,2022/12/18,42,6.2.1 信息的传送方式,串行传送使用一条传输线，采用脉冲传送。特点：成本比较低廉，信息传送速度慢； 并行传送每一数据位需要一条传输线，一般采用电位传送；系统总线的信息传送方式。分时传送总线传送信息的分时复用某个传输线上既传送地址信息，又传送数据信息。共享总

17、线部件对总线的分时复用在不同的时间内由不同的部件使用总线。,串行和并行传送示意图,例如：CPU中的复用引脚,例如：系统中主模块对总线的争用,2022/12/18,43,2022/12/18,44,6.2.2 接口的基本概念,接口I/O设备适配器；指CPU和主存、外围设备之间通过总线进行连接的逻辑部件。 接口的典型功能控制、缓冲、状态、转换、中断等。 一个适配器必有两个接口一个同系统总线相连，采用并行方式；另外一个同设备相连，可能采用并行方式或是串行方式。CPU、接口和外围设备之间的连接关系课本P192 图6.7,2022/12/18,45,课本P193【例2】利用串行方式传送字符，每秒钟传送的

18、比特(bit)位数常称为波特率。假设数据传送速率是120个字符/秒，每一个字符格式规定包含10位（起始位、停止位、8个数据位），问传送的波特率是多少?每位占用的时间是多少?,解： 波特率为：10位120/秒=1200波特 每个bit占用的时间Td是波特率的倒数： Td=1/1200=0.8330.001s=0.833ms,2022/12/18,46,6.3 总线的仲裁,6.3.1 集中式仲裁6.3.2 分布式仲裁,2022/12/18,47,总线的仲裁,连接到总线上的功能模块有主动和被动两种形态；主方可以启动一个总线周期；从方只能响应主方请求；每次总线操作，只能有一个主方，但是可以有多个从方。

19、多个功能模块争用总线时，必须由总线仲裁部件选择一个主设备使用总线。总线占用期主方持续控制总线的时间。总线仲裁方式集中式：由中央仲裁器决定总线使用权的归属。分布式：多个仲裁器竞争使用总线。,2022/12/18,48,6.3.1 集中式仲裁,链式查询方式设备的优先权与总线控制器的距离有关；优点：硬件连接简单，判优容易，设备增删容易；缺点：对电路故障敏感，优先级固定； 计数器定时查询方式设备的优先权由计数值决定，计数值为0时同链式查询方式；优点：优先权控制灵活，对电路故障不敏感；缺点：硬件成本增加，控制复杂度高； 独立请求方式设备的优先权由中央仲裁器的内部排队逻辑决定；优点：响应时间快，即确定优先

20、响应的设备花费的时间少； 对优先次序的控制也是相当灵活的； 缺点：硬件复杂度高。,2022/12/18,49,链式查询方式（1/2）,连接方式采用菊花链的方式连接所有具有总线使用能力的部件；各设备共用一根总线请求信号线BR、总线授权信号线BG、总线忙信号线BS与中央仲裁器连接；工作方式总线授权信号BG串行地从一个I/O接口传送到下一个I/O接口。,2022/12/18,50,I/O接口1,链式查询方式（2/2）,2022/12/18,51,计数器定时查询方式（1/2）,连接方式省去总线授权信号BG；增加计数器和设备地址线号线，每次相应总线申请，由计数值决定响应的顺序。工作方式有总线请求时，发出

21、计数值，选择设备查询请求状态，依次查询每一个设备；,2022/12/18,52,I/O接口1,设备地址,计数器定时查询方式（2/2）,2022/12/18,53,独立请求方式（1/2）,连接方式每个部件均有独立的请求和响应信号线，由中央仲裁器的内部排队逻辑决定响应顺序。,2022/12/18,54,独立请求方式（2/2）,排队器,2022/12/18,55,6.3.2 分布式仲裁,分布式仲裁不需要中央仲裁器，由分布在各部件中的多个仲裁器竞争使用总线。每个潜在的主模块都有自己的仲裁器和唯一的仲裁号，通过仲裁总线上仲裁号的比较，决定可占用总线的部件。某部件有总线请求时，将其仲裁号发送到共享仲裁总线

22、上；每个仲裁器将仲裁总线上得到的号与自己的号进行比较；如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号；最后，获胜者的仲裁号保留在仲裁总线上。分布式仲裁是以优先级仲裁策略为基础。,2022/12/18,56,6.4 总线的定时和数据传送模式,6.4.1 总线的定时6.4.2 总行数据传送模式,2022/12/18,57,6.4.1 总线的定时,总线的信息传送过程请求总线、总线仲裁、寻址、信息传送、状态返回； 定时确定事件出现在总线上的时序关系；定时的分类：同步定时异步定时,2022/12/18,58,1、同步定时,系统采用统一的时钟信号，所有事件的出现时间均有该时钟信号确定；优点

23、各模块配合简单一致;数据传输效率较高；缺点：各模块的速度差异较大时，会影响系统的整体工作效率；时钟信号受到干扰时，会引起错误的同步；适用于总线长度较短，各功能模块速度相差不多的系统。,2022/12/18,59,异步定时,系统依靠应答方式或互锁机制来决定事件出现的时间。优点总线周期长度可变；缺点增加了总线的复杂性和成本；适用于设备工作速度不一致的系统。,2022/12/18,60,异步定时的互锁机制,不互锁,半互锁,全互锁,2022/12/18,61,6.4.2 总线数据传送模式,读、写操作主设备利用系统总线，完成与从设备直接的数据传送；块传送操作只需给出块的起始地址，然后对固定块长度的数据一

24、个接一个地读出或写入。写后读、读修改写操作只给出地址一次，或先写后读（校验），或先读后写（多道程序系统中对共享存储资源的保护）。广播、广集操作广播：总线允许一个主方对多个从方进行写操作。广集：与广播相反的操作，它将选定的多个从方数据在总线上完成AND或OR操作，用以检测多个中断源。,猝发式传送,2022/12/18,62,09年考研真题,20.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（ ）A10MB/s B.20MB/SC. 40MB/S D.80MB/S总线带宽Dr = D / 2T = D1/2T = D0.5 f = 4B0.510106/s=20MB/s,B,2022/12/18,63,10年考研题,20、下列选项中的英文缩写均为总线标准的是（ ）A. PCI、CRT、USB、EISAB. ISA、CPI、VESA、EISAC. ISA、SCSI、RAM、MIPSD. ISA、EISA、PCI、PCI-Express,D,