时序逻辑电路习题解课件.ppt

《时序逻辑电路习题解课件.ppt》由会员分享，可在线阅读，更多相关《时序逻辑电路习题解课件.ppt（40页珍藏版）》请在三一办公上搜索。

1、第6章 时序逻辑电路习题,时序电路分析时序电路设计计数器分析设计序列信号发生器VHDL设计,A组 B组,第1题,第2题,第3题,第4题,第5题,第6题,第7题,第8题,第9题,第10题,第11题,第12题,第13题,第14题,第15题,第16题,第17题,第18题,题6.1分析图P 6.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。,解：从给定的电路写出它的驱动方程为J1=Q2 K1=1J2=Q1 K2=1将上述驱动方程代入JK触发器的特性方程Q*=JQ+KQ，得到电路的状态方程Q1*=Q1Q2Q2*=Q1Q2输出方程为Y=Q2根据状态方程和输出方

2、程画得的状态转换图和时序图如图A 6.1所示。,图A 6. 1,题6.2分析图P6.2时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并说明该电路能否自启动。,解：由给定的电路图写出驱动方程为D1=Q3D2=Q1D3=Q1Q2将驱动方程代入D触发器的特性方程Q*=D，得到电路的状态方程Q1*=Q3Q2*=Q1Q3*=Q1Q2电路的输出方程为Y=(Q1Q3)=Q1+Q3电路的状态转换图如图A 6.2所示，电路能够自启动。,图A 6.2,题6.3分析图P 6.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。,

3、解：从给定的电路图写出驱动方程为J1=K1=Q3J2=K2=Q1J3=Q1Q2; K3=Q3将上面的驱动方程代入JK天触发器的特性方程后得到状态方程为Q1*=Q3Q1+Q3Q1=Q3Q1Q2*=Q1Q2+Q1Q2=Q2Q1Q3*=Q1Q2Q3由电路图上可知，输出方程为Y=Q3根据状态方程和输出方程画出的状态转换图如图A 6.3所示。电路能够自启动。,图A6.3,题6.4试分析图P 6.4所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。,解：从电路图写出驱动方程为D0=(Q0+Q1)(Q1 Q2)=Q0Q2+Q0Q1Q2+Q1Q2D1=Q

4、0D2=Q1将上述驱动方程代入D触发器的特性方程，得到状态方程Q0*=Q0Q2+Q0Q1Q2+Q1Q2Q1*=Q0Q2*=Q1输出方程为Y=Q0Q1Q2根据得到的状态方程和输出方程，即可画出电路的状态转换图，如图A 6.4所示。当电路进入无效状态(Q0Q1Q2=111)后，在时钟信号作用下能自行进入有效循环，所以电路能自启动。,图A 6.4,题6.5试分析图P 6.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A为输入逻辑变量。,解：首先从电路图写出它的驱动方程D1=AQ2D2=A(Q1Q2)=A(Q1+Q2)将上式代入D触发器的特性方程后得到电路的状态方

5、程Q1*=AQ2Q2*=A(Q1+Q2)电路的输出方程为Y=AQ1Q2根据状态方程和输出方程画出的状态转换图如图A 6.5所示。,图A 6.5,题6.6分析图P 6.6给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能。A为输入变量。,解：由电路图写出驱动方程为J1=K1=1J2=K2=A Q1将上述驱动方程代入JK触发器的特性方程，得到状态方程Q1*=Q1Q2*=A Q1 Q2输出方程为Y=AQ1Q2+AQ1Q2根据状态方程和输出方程画出的状态转换图如图A 6.6所示。因为不存在无效状态，所以电路不存在自启动与否的问题。当A=0时电路对CLK脉冲作二进制加法计数，A

6、=1时作二进制减法计数。,图A 6.6,题6.7分析图P 6.7的时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。,解：由电路图写出驱动方程为J0=K0=1J1=Q0(Q2Q3); K1=Q0J2=Q0Q3; K2=Q0Q1J3=Q0Q1Q2; K3=Q0将上述驱动方程代入JK触发器的特性方程，得到状态方程为Q0*=Q0Q1*=Q0Q1(Q2+Q3)+Q0Q1Q2*=Q0Q2Q3+(Q0+Q1)Q2Q3*=Q0Q1Q2Q3+Q0Q3输出方程为Y=Q0Q1Q2Q3根据状态方程和输出方程画出的状态转换图如图A 6.7所示。电路能自启动。,图A 6.7

7、,题6.8分析图P 6.8电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。图中的X、Y分别表示输入逻辑变量和输出逻辑变量。,解：首先从给定电路图写出它的驱动方程J0=(XEQ1); K0=(XQ1)J1=XEQ0; K1=(XQ0)将上面的驱动方程代入JK触发器的特性方程，得到电路的状态方程Q0*=(XOQ1)Q0+(XQ1)Q0=XQ1Q0+XQ1Q1*=(XEQ0)Q1+(XQ0)Q1=XQ1Q0+XQ0输出方程为Y=XQ1+XQ0根据状态方程和输出方程画出的状态转换图如图A 6.8所示。,图A 6.8,题6.9试画出用4片74LS194A组成16位双向移位寄存器的逻辑

8、图。74LS194A的功能表见表6.3.2。,解：见图A 6.9。,图A 6.9,题6.10在图P6.10电路中，若两个移位寄存器中的原始数据分别为A3A2A1A0=1001，B3B2B1B0=0011，CI的初始值为0，试问经过4个CLK信号作用以后两个寄存器中的数据如何?这个电路完成什么功能?,解：经过4个时钟信号作用以后，两个寄存器里的数据分别为A3A2A1A0=1100，B3B2B1B0=0000。这是一个4位串行加法器电路。,题6.11分析图P 6.11的计数器电路，说明这是多少进制的计数器。十进制计数器74160的功能表与表6.3.4相同。,解：图P 6.11是采用同步置数法接成的

9、七进制计数器。当计数器计成1001(9)状态时，LD变成低电位。待下一个CLK脉冲到来时，将电路置成Q3Q2Q1Q0=0011(3)，然后再从3开始作加法计数。在CLK连续作用下，电路将在00111001这七个状态间循环，故电路为七进制计数器。,题6.12分析图P 6.12的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74LS161的功能表如表6.3.4所示。,解：图P6.12电路是采用异步置零法用74LS161接成的十进制计数器。当计数器进入Q3Q2Q1Q0=1010状态后，与非门输出低电平置零信号，立刻将计数器置成Q3Q2Q1Q0=0000状态。由于Q3Q2Q

10、1Q0=1010是一个过渡状态，不存在于稳定状态的循环中，所以电路按0000-1001这十个状态顺序循环，是十进制计数器。电路的状态转换图如图A 6.12所示。,图A 6.12,题6.13试分析图P 6.13的计数器在M=1和M=0时各为几进制。,解：图P6.13电路是采用同步置数法用74160接成的可变进制计数器。在M=1的状态下，当电路进入Q3Q2Q1Q0=1001(九)以后，LD=0。下一个CLK到达时将D3D2D1D0=0100(四)置入电路中，使Q3Q2Q1Q0=0100，再从0100继续作加法计数。因此，电路在0100到1001这六个状态间循环，构成六进制计数器。同理，在M=0的情

11、况下，电路计到1001后置入0010(二)，故形成八进制计数器。,题6.14试用4位同步二进制计数器74LS161接成十二进制计数器，标出输入、输出端。可以附加必要的门电路。74LS161的功能表见表6.3.4,解：此题有多种可行的方案。例如可采用同步置数法，在电路计成Q3Q2Q1Q0=1011(十一)后译出LD=0信号，并在下一个CLK信号到达时置入0000就得到了十二进制计数器。电路接法见图A 6.14。,图A 6.14,题6.15图P6.15电路是可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。74LSl61的功能表见表6.3.4。,解：这是用同步置数法接成的可控进制计

12、数器。在A=1的情况下，计数器计为Q3Q2Q1Q0=1011(十一)后给出LD=0信号，下一个CLK脉冲到来时计数器被置成Q3Q2Q1Q0=0000状态，所以是十二进制计数器。在A=0的情况下，计数器计为1001时给出LD=0信号，下一个CLK脉冲到来时计数器被置零，所以是十进制计数器。,题6.16设计一个可控进制的计数器，当输入控制变量M=0时工作在五进制，M=1时工作在十五进制。请标出计数输入端和进位输出端。,解：此题可有多种答案。图A 6.16是采用同步置数法接成的可控进制计数器。因为每次置数时置入的是D3D2D1D0=0000，所以M=1时应从Q3Q2Q1Q0=1110(十四)状态译出

13、LD=0信号；而在M=0时应从Q3Q2Q1Q0=0100(四)状态译出LD=0信号。,图A 6.16,题6.17分析图P 6.17给出的计数器电路，画出电路的状态转换图，说明这是几进制计数器。74LS290的电路见图6.3.31。,解：图P 6.17电路是采用异步置数法接成的七进制计数器。每当计数器计成Q3Q2Q1Q0=0110(六)时，立即产生“置9”信号，使S91=S92=1，将电路置成Q3Q2Q1Q0=1001，于是电路便在90159这七个状态间循环，形成七进制计数器。0110是过渡状态，不包括在稳定状态循环之内。此外，Q3Q2Q1Q0的0110、0111、1110和1111这4个状态是

14、过渡状态。状态转换图如图A 6.17。,图A 6.17,题6.18试分析图P 6.18计数器电路的分频比(即Y与CLK的频率之比)。74LSl61的功能表见表6.3.4。,解：第(1)片74LSl61是采用置数法接成的七进制计数器。每当计数器状态进入Q3Q2Q1Q0=1111(十五)时译出LD=0信号，置入D3D2D1D0=1001(九)，所以是七进制计数器。第(2)片74LSl61是采用置数法接成的九进制计数器。当计数器状态进入Q3Q2Q1Q0=1111(十五)时译出LD=0信号，置入D3D2D1D0=0111(七)，所以是九进制计数器。两片74LSl61之间采用了串行连接方式，构成7 x9

15、二63进制计数器，故Y与CLK的频率之比为1：63。,题6.19图P 6.19电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。74160的功能表与表6.3.4相同。,解：第(1)片74160工作在十进制计数状态。第(2)片74160采用置数法接成三进制计数器。两片之间是十进制。若起始状态第(1)片和第(2)片74160的Q3Q2Q1Q0分别为0001和0111，则输入19个CLK信号以后第(1)片变为0000状态，第(2)片接收了两个进位信号以后变为1001状态，并使第(2)片的LD=0。第20个CLK信号到达以后，第(1)片计成0001，第(

16、2)片被置为0111，于是返回到了起始状态，所以这是二十进制计数器。,题6.20分析图P 6.20给出的电路，说明这是多少进制的计数器，两片之间是多少进制。74LSl61的功能表见表6.3.4。,解：这是采用整体置数法接成的计数器。在出现LD=0信号以前，两片74LSl61均按十六进制计数。即第(1)片到第(2)片为十六进制。当第(1)片计为2，第(2)片计为5时产生LD=0信号，待下一个CLK信号到达后两片74LSl61同时被置零，总的进制为5 X 16+2+1=83故为八十三进制计数器。,题6.21画出用两片同步十进制计数器74160接成同步三十一进制计数器的接线图。可以附加必要的门电路。

17、74160的逻辑图和功能表见图6.3.21和表6.3.4。,解：由于31是一个不能分解的素数，所以必须采用整体置数或整体置零的连接方式。若采用整体置数法，则应先将两片按同步连接方式接成10 X10=100进制计数器，然后用电路计为30的状态译出LD=0信号，如图A 6.21所示。这样在电路从全零状态开始计数，计入31个脉冲后将返回全零状态，形成三十一进制计数器。,图A 6.21,题6.22用同步十进制计数器芯片74160设计一个三百六十五进制的计数器。要求各位间为十进制关系。允许附加必要的门电路。74160的功能表与表6.3.4相同。,解：因为要求各位之间是十进制关系，所以需令每一位的7416

18、0接成十进制计数状态，并以低位的进位输出作高位的EP和ET的控制信号(或进位脉冲)，接成三位十进制计数器。然后用整体置数(或置零)法再改接成三百六十五进制计数器。图A6.X是采用同步置数法的接线图。当计数器计成364状态时译出LD=0信号，下一个CLK脉冲到来时将计数器置为全零状态，从而得到三百六十五进制计数器。,图A 6.22,题6.23设计一个数字钟电路，要求能用七段数码管显示从0时0分0秒到23时59分59秒之间的任一时刻。,解：电路接法可如图A 6.23所示。计数器由六片74160组成。第(1)、(2)两片接成六十进制的“秒计数器”，第(1)片为十进制，第(2)片为六进制。第(3)、(

19、4)片接成六十进制的“分计数器”，接法与“秒计数器”相同。第(5)、(6)片用整体复位法接成二十四进制计数器，作为“时计数器”。显示译码器由六片7448组成，每片7448用于驱动一只共阴极的数码管BS201A。,图A 6.23,题6.24图P 6.24所示电路是用二十进制优先编码器74LSl47和同步十进制计数器74160组成的可控分频器，试说明当输入控制信号A、B、C、D、E、F、G、H、I分别为低电平时由Y端输出的脉冲频率各为多少。已知CLK端输入脉冲的频率为10 kHz。74LSl47的功能表如表4.3.3所示，74160的功能表见表6.3.4。,解：由图可见，计数器74160工作在同步

20、预置数状态，每当计数器的进位输出C=1时(即Q3Q2Q1Q0=1001时)，在下一个CLK上升沿到达时置入编码器74LSl47的输出状态Y3Y2Y1Y0。再从图A 6.24给出的74160的状态转换图可知，当A=0时74LSl47的输出为Y3Y2Y1Y0=1110，74160的数据输入端D3D2D1D0=0001，则状态转换顺序将如图中所示，即成为九进制计数器。输出脉冲Y的频率为CLK频率的19。依此类推便可得到表A 6.24。,图A 6.24,表A6.24,题6.25试用同步十进制可逆计数器74LSl90和二十进制优先编码器74LSl47设计一个工作在减法计数状态的可控分频器。要求在控制信号

21、A、B、C、D、E、F、G、H分别为1时分频比对应为12、13、14、15、16、17、18、19。74LSl90的逻辑图见图6.3.24，它的功能表与表6.3.5相同。可以附加必要的门电路。,解：可用CLK0作为LD信号。因为在CLK上升沿使Q3Q2Q1Q0=0000以后，在这个CLK的低电平期间CLK0将给出一个负脉冲。但由于74LSl90的LD=0信号是异步置数信号，所以0000状态在计数过程中是作为暂态出现的。如果为提高置数的可靠性，并产生足够宽度的进位输出脉冲，可以增设由G1、G2组成的锁存器，由Q端给出与CLK脉冲的低电平等宽的LD=0信号，并可由Q端给出进位输出脉冲。由图A 6.

22、25(a)中74LSl90减法计数时的状态转换图可知，若LD=0时置入Q3Q2Q1Q0=0100，则得到四进制减法计数器，输出进位信号与CLK频率之比为14。又由74LSl47的功能表(表4.3.3)可知，为使74LSl47的输出反相后为0100，I4需接入低电平信号，故I4应接输入信号C。依此类推即可得到下表：于是得到如图A 6.25(b)的电路图。,图A 6.25,题6.26图P 6.26是一个移位寄存器型计数器，试画出它的状态转换图，说明这是几进制计数器，能否自启动。,解：从图P 6.26的电路图可写出它的状态方程和输出方程分别为Q1*=D1=Q2Q3+Q2Q3+Q2Q3Q2*=D2=Q

23、1Q3*=D3=Q2Y=Q2Q3状态转换图如图A 6.26，电路能自启动。这是一个五进制计数器。,图A 6. 26,题6.27图P 6.27是一个移位寄存器型计数器。试画出电路的状态转换图，并说明这是几进制计数器，能否自启动。,解：从图P 6.27给出的电路可写出该电路的状态方程Q0*=D0=Q2Q3Q1*=D1=Q0Q2*=D2=Q1Q3*=D3=Q2根据状态方程画出的状态转换图如图A 6.27。可见这是一个十五进制计数器。电路若进入0000状态，则不能在CLK信号作用下进入有效循环，所以电路不能自启动。,图A 6.27,题6.28试利用同步十六进制计数器74LSl61和4线16线译码器74

24、LSl54设计节拍脉冲发生器，要求从12个输出端顺序、循环地输出等宽的负脉冲。74LSl54的逻辑框图及说明见题4.11。74LSl61的功能表见表6.3.4。,解：此题的设计方案不是唯一的。例如可以采用同步置数法将74LSl61接成十二进制计数器，并把它的Q3Q2Q1Q0接至74LSl54的A3A2A1A0输入端，在连续输入CLK脉冲后，在74LSl54的Y0-Y11输出端就得到了12个等宽的顺序脉冲P0-P11。电路接法如图A 6.28所示。,图A 6.28,题6.29设计一个序列信号发生器电路，使之在一系列CLK信号作用下能周期性地输出“0010110111”的序列信号。,解：此题的一种

25、设计方案是用十进制计数器和8选1数据选择器组成这个序列信号发生器电路。若十进制计数器选用74160，则可列出在CLK连续作用下计数器状态Q3Q2Q1Q0与要求产生的输出Z之间关系的真值表，如表A 6.29所示。若取用8选1数据选择器74HCl51(见图4.3.24)，则它的输出逻辑式可写为Y=D0(A2A1A0)+D1(A2A1A0)+D2(A2A1A0)+D3(A2A1A0)+D4(A2A1A0)+D5(A2A1A0)+D6(A2A1A0)+D7(A2A1A0)由真值表写出z的逻辑式，并化成与上式对应的形式则得到Z=Q3(Q2Q1Q0)+Q3(Q2Q1Q0)+Q3(Q2Q1Q0)+0(Q2Q

26、1Q0)+Q3(Q2Q1Q0)+Q3(Q2Q1Q0)+0(Q2Q1Q0)+Q3(Q2Q1Q0)令A2=Q2，A1=Q1，A0=Q0，D0=D1=Q3，D2=D4=D5=D7=Q3，D3=D6=0，则数据选择器的输出Y即所求之Z。所得到的电路如图A 6.29所示。表A6.29 题6.29的真值表,图A 6.29,题6.30设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按表P 6.30规定的顺序转换状态。表中的1表示“亮”，0表示“灭”。要求电路能自启动，并尽可能采用中规模集成电路芯片。,解：因为输出为八个状态循环，所以用74LSl61的低三位作为八进制计数器。若以R、Y、G

27、分别表示红、黄、绿三个输出，则可得计数器输出状态QQ2Q1Q0与R、Y、G关系的真值表，如表A 6.30。选两片双4选1数据选择器74HCl53作通用函数发生器使用，产生R、Y、G。表P6.30表A6.30 题6.30的真值表已知74HCl53在S=0的条件下输出的逻辑式为Y=D0(A1A0)+D1(A1A0)+D2(A1A0)+D3(A1A0)由真值表写出R、Y、G的逻辑式，并化成与数据选择器的输出逻辑式相对应的形式R=Q2(Q1Q0)+Q2(Q1Q0)+0(Q1Q0)+Q2(Q1Q0)Y=Q2(Q1Q0)+0(Q1Q0)+1(Q1Q0)+0(Q1Q0)G=Q2(Q1Q0)+Q2(Q1Q0)

28、+0(Q1Q0)+Q2(Q1Q0)电路图如图A 6.30所示。,图A 6.30,题6.31试用JK触发器和门电路设计一个同步七进制计数器。,解：因为七进制计数器必须有七个不同的电路状态，所以需要用三个触发器组成。如果对电路的状态编码没有提出要求，则取哪七个状态以及如何安排顺序可自行确定。如果选用图A 6.31(a)状态转换图所示的状态编码和循环顺序，即可画出电路次状(QQQ1，)的卡诺图，如图A 6.31(b)所示。从卡诺图写出电路的状态方程得到Q3*=Q3Q2+Q2Q1=(Q2Q1)Q3+(Q2)Q3Q2*=Q2Q1+Q3Q2Q1=(Q1)Q2+(Q3Q1)Q2Q1*=Q2Q1+Q3Q1=(

29、Q2Q3)Q1+(1)Q1将上式与JK触发器特性方程的标准形Q*=JQ+KQ对照，即可得出驱动方程为J3=Q2Q1; K3=Q2J2=Q1; K2=(Q3Q1)J1=(Q3Q2); K1=1根据驱动方程画出的电路图如图A 6.31(c)所示。将无效状态111代入状态方程计算，得次态为000，说明该电路能自启动。,图A 6.31,题6.32用JK触发器和门电路设计一个4位格雷码计数器，它的状态转换表如表P 6.32所示。,解：按照表P 6.32中给出的计数顺序，得到图A 6.32(a)所示的Q3*Q2*Q1*Q0*的卡诺图。从卡诺图写出状态方程，经化简后得到Q3*=Q3Q1+Q3Q0+Q2Q1Q

30、0=Q3Q1+Q3Q0+Q2Q1Q0(Q3+Q3)=Q2Q1Q0)Q3+(Q2Q1Q0)Q3Q2*=Q2Q1+Q2Q0+Q3Q1Q0Q2Q1+Q2Q0+Q3Q1Q0(Q2+Q2)=(Q3Q1Q0)Q2+(Q3Q1Q0)Q2Q1*=Q1Q0+Q3Q2Q0+Q3Q2Q0=Q1Q0+(Q3Q2Q0+Q3Q2Q0)(Q1+Q1)=(Q2 Q3)Q0)Q1+(Q0(Q3 Q2)Q1Q0*=Q3Q2Q1+Q3Q2Q1+Q3Q2Q1+Q3Q2Q1=(Q3 Q2 Q1)=(Q3 Q2 Q1)(Q0+Q0)=(Q3 Q2 Q1)Q0+(Q3 Q2 Q1)Q0从以上各式得到J3=Q2Q1Q0; K3=Q2Q1Q0

31、J2=Q3Q1Q0; K3=Q3Q1Q0J1=(Q3 Q2)Q0; K1=(Q3 Q2)Q0J0=(Q3 Q2 Q1); K0=Q3 Q2 Q1进位输出信号为 C=Q3Q2Q1Q0得到的逻辑图如图A 6.32(b)所示。,图A 6.32,题6.33用D触发器和门电路设计一个十一进制计数器，并检查设计的电路能否自启动。,解：因为电路必须有11个不同的状态，所以需要用四个触发器组成这个电路。如果按表A6.33取电路的11个状态和循环顺序，则可画出表示电路次态的卡诺图，如图A 6.33(a)所示。表A6.33 题6.33中计数器的状态循环表由卡诺图得到四个触发器的状态方程为Q3*=Q3Q1+Q2Q1

32、Q0Q2*=Q2Q1+Q2Q0+Q2Q1Q0Q1*=Q1Q0+Q3Q1Q0Q0*=Q3Q0+Q1Q0输出方程为C=Q3Q1由于D触发器的Q*=D，于是得到图A 6.33(b)的电路图。从状态方程和输出方程画出电路的状态转换图如图A 6.33(c)，可见电路能够自启动。,图A 6.33,题6.34分析图P 6.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。,解：取Q1、Q2、Q3三个触发器的状态分别表示A、B、C的状态。由图P 6.34可见，输出的状态与A、B、C的状态相同，故可直接得到ya=Q1、yb=Q2、yc=Q3根据图P 6.34的状态转换图

33、画出Q1*、Q2*、Q3*作为Q1、Q2、Q3和M的逻辑函数的卡诺图，如图A 6.34(a)。由卡诺图写出状态方程为Q1*=MQ2+MQ3Q2*=MQ3+MQ1Q3*=MQ1+MQ2若采用D触发器，则根据Q*=D，即得到D1=MQ2+MQ3D2=MQ3+MQ1D3=MQ1+MQ2据此画出的电路图如图A 6.34(b)所示。,图A 6.34,题6.35分析图P 6.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。,解：设未输入1以前电路的初始状态为S0，输入一个1以后电路的状态为S1，连续输入两个1以后电路的状态为S2，连续输入三个1以后电路的状态为S

34、3，连续输入四个和四个以上的1以后电路的状态为S4，则可根据题意画出图A6.35(a)的状态转换图。由图A 6.35(s)中可见，S4和S3在同样的输入下有同样的输出，而且转向同样的次态，因而S：和S，为等价状态可以合并，将状态转换图化简为图A 6.35(b)形式。需要强调的一点是每当电路转换到次态时，输入也必须同时转换为下一个输入状态，否则将会把原来的输入状态当作下一个输入状态了。而且，只有在这种条件下，才能将S4和S3两个状态合并化简。因为电路工作过程中有四个状态，所以需要用两个触发器的四种状态组合表示。若以两个触发器状态的00、01、10、11分别表示S0、S1、S2、S3，并以A表示输入，以Y表示输出，即可根据图A 6.35(b)的状态转换图列出电路的状态转换表，如表A 6.35所示。从表A 6.35可画出Q1*、Q0*、Y的卡诺图，如图A 6.35(c)所示。从卡诺图得到电路的状态方程和输出方程Q1*=AQ1+AQ0Q0*=AQ1+AQ0Y=AQ1Q0若选用D触发器组成该电路，则根据D触发器的特性方程Q*=D，得到电路的驱动方程D1=AQ1+AQ0D0=AQ1+AQ0根据驱动方程和输出方程画出的电路图如图A 6.35(d)。,图A 6.35,