《数字化变电站合并单元自动误差校验技术及应用.docx》由会员分享，可在线阅读，更多相关《数字化变电站合并单元自动误差校验技术及应用.docx（6页珍藏版）》请在三一办公上搜索。
1、数字化变电站合并单元自动误差校验技术及应用*王智I杨茂涛I杨静I孟卓2,唐璐2(1.国网湖南省电力有限公司供电服务中心(计量中心)，长沙410000;2.湖南大学电气与信息工程学院，长沙410082)摘要：合并单元的准确性直接影响数字化变电站甚至智能电网的安全稳定运行。为此，从硬件设计和算法研究两方面着手提升合并单元误差校验准确度和实时性，详细给出了合并单元校验系统硬件设计原理，提出了基于最小旁瓣卷积窗的频谱相位校正算法，实现了合并单元比差和角差准确估计，建立了合并单元时钟误差校验方案，实现了时钟误差校验、守时功能测试和绝对延时计算。实验结果证明了文章设计的数字化变电站合并单元自动误差校验系统
2、运行稳定可靠，满足实际测量需求。关键词：合并单元；误差；校验；变电站；频谱校正中图分类号：TM935.1文献标识码：A文章编号：1001-1390(2020)00-0000-00MergingunitautomaticerrorverificationtechnologyanditsapplicationindigitalsubstationWangZhi1,YangMaotao1,YangJing1,MengZhuo2,Tang1.u2(/.PowerSupplyServiceCenter(MetricCenter),StateGridHunanElectricPowerCo.,1.td.,
3、Changsha410000,China.2.SchoolofElectricalandInformationEngineering,HunanUniversity,Changsha410082,Chiu)Abstract：Theaccuracyofthemergingunitdirectlyaffectsthesafeandstableoperationofdigitalsubstationsandevensmartgrids.Therefore,theaccuracyandreal-timeperformanceofthemerginguniterrorcalibrationareimpr
4、ovedfromtwoaspectsofhardwaredesignandalgorithmresearch.Thehardwaredesignprincipleofthemergingunitcalibrationsystemisgivenindetail,andthespectrumphasecorrectionalgorithmbasedontheminimumsidelobeconvolutionwindowisproposed,whichrealizestheaccurateestimationoftheunitdifferenceandangulardifferenceofthem
5、ergingunit.Theclockerrorcalibrationschemeofmergingunitisestablished,andtheclockerrorcheck,punctualfunctiontestandabsolutedelaycalculationarerealized.Theexperimentalresultsshowthattheautomaticerrorcalibrationsystemofdigitalsubstationmergingunitdesignedinthispaperrunsstablyandreliably,andmeetstheactua
6、lmeasurementrequirements.Keywords：mergingunit,error,verification,substation,spectrumcorrection0引言智能变电站是衔接智能电网输-变-配-用等环节的关键设施121。合并单元是智能变电站中屏蔽互感器异构性的标准设备，能够完成电压、电流互感器输出信号的合并和数字化传输，实现信息采集与感知。合并单元的准确性直接影响智能变电站甚至智能电网的安全稳定运行小叽实际工作中，合并单元校验主要以互感器校验检定规程或标准为基础，一般整体测量和分析互感器与合并单元的综合误差，尚未建立单独针对合并单元校验的国家标准。国网公司于
7、2017年制定了企业标准数字化计量系统检测规范：合并单元，为合并单元性能检测提供了依据附口。文献提出了一种分别独立对电子式互感器、合并单元进行误差测试及溯源的方法。为了克服频谱泄漏的影响文献提出一种基于加Hanning和Blackman窗插值FFT的算法用于合并单元校验中的信号分析。文献8提出一种基于ARMFPGA+ADC的合并单元校验系统，并采用了基于定频采样高精度幅值和相位算法实现高精度测量。文献9为提高合并单元测试的通信报文处理能力和同步性，提出了一种基于FPGA+DSP的光数字量校准方案。文献IlOl采用Hilbert变换实现相位微差算法，建立了合并单元校验溯源系统。这些工作有力地推动
8、了合并单元校验技术的发展。但是，随着智能变电站技术的不断发展，合并单元已经同时具备继保和测量功能，如何在不停电前提下，运用一套合并单元校验系统中同时完成继保和测量功能的校验，是实际应用中面临的重要技术挑战之一。因此本文采用STM32微处理器和FPGA+DDS的硬件方案，运用GPS定时信号产生时间同步模拟信号，提出基于最小旁瓣卷积窗频谱相位校正的比差和角差计算方法，建立合并单元校验系统，完全保障合并单元的各项性能指标及其输入至保护、测控、计量装置的数据的准确性和可靠性，从而确保在发生保护、测控、计量装置输出数据误差过大时，能够快速判断变电站过程层和间隔层设备是否处于正常工作状态。测量实验结果验证
9、了本文方法的准确性和有效性。1合并单元校验系统硬件设计如图1所示。图1合并单元校脸系统硬件功能框图Fig.lHardwarefunctionblockdiagramofmergingunitcalibrationsystem本文采用STM32微处理器和FPGA+DDS的硬件方案，设计的合并单元校验系统包括6个模块。(1)微处理器控制模块：以ARM平台STM32的7系列微处理器为系统核心，STM32微处理器通过SPl与FPGA通信,FPGA直接连接数字分频DDS芯片。STM32微处理器进行实时测量、计算和控制，并实现IEC61850报文组包和解析。FPGA实时测量输出电量并计数，且控制电压电流量
10、程切换和保护电路等。DDS产生同步信号，用于同步整个系统采样和输出。(2)标准源模块：由24位高速数模转换芯片(DAC)接收STM32微处理器的数字信号并转化为模拟量输出，经过精密运放的功率放大，再由电压/电流隔离输出变压器同步输出特定波形，其结构如图2所示。图2标准源模块电路功能框图Fig.2 Functionalblockdiagramofstandardsourcemodulecircuits(3)标准表模块：对合并单元输入端的模拟电量进行采集测定，通过I/V和V/V转换电路将电压和电流统一转化为低电压。一方面用于标准源模块的反馈稳压，一方面送入32位高速模数转换芯片(ADC)进行精密采
11、样。其电路详细结构图如图3所示。图3标准表模块电路功能框图Fig.3 Functionalblockdiagramofstandardmetermodulecircuit(4)数字及小信号通讯：合并单元的输出为SV和GOOSE报文，是基于正C61850或FT3协议的以太网或光串口通讯方式。该系统内置的网络报文通讯工具可以对于报文信息进行翻译和解读，同时对于报警一类的小信号进行响应。小信号同时包括带GPS的标准时钟基准和告警信号等，以测定单元的时钟功能。其电路详细结构图如图4所示。图4数字及小信号通讯模块电路功能框图Fig.4Circuitfunctionalblockdiagramofdigi
12、talandsmallsignalcommunicationmodule(5)标准时钟信号源模块：能够通过接收GPS卫星信号，使用GPS定时信号产生相应的时间同步模拟信号，产生的同步模拟信号称之为标准时钟信号，主要分为IRlG-B码和1PPS信号两种，频率均为1Hzo标准时钟源输出具有以下特点，以满足合并单元的对时需要：每秒1帧，包含IOO个码元，每个码元IOms；脉冲上升时间不超过IOons；秒准时沿的时间准确度优于lS.(6)保护模块：包括过热、过载、断路和过量程保护。保护系统自身和外部的合并单元在各种异常情况下不会被破坏。保护模块中大量应用到了二极管整流，将需要被保护的信号整理为直流信号
13、，一方面可以消除波形的抖动对保护的影响，另一方面增加系统的稳定性。一旦当被监控量超过阈值，微处理器会立即停止输出，并将大量模拟或数字量输入输出接口关闭，并显示出相应的错误代码给维护人员提示。2最小旁瓣卷积窗频谱相位校正比差和角差计算2.1 最小旁瓣卷积窗频谱相位校正算法设合并单元以采样间隔K=IW对电压或电流信号进行采样，且信号包含2-次谐波：M兄)=x(f)=4sin(2%T+物)(I)=l式中第h次成分(/-1为基波，其余为谐波)的幅值、频率和初相位分别为4、61和外。本文采用长度为N的2阶最小旁瓣卷积窗和()对采样信号进行加权，以抑制谐波成分对基波频谱的干扰W“女其中IVD()为2个相同
14、的长度为M2的最小旁瓣窗wmd(w),/=0,l,.,2V/2-1,进行卷积后，在末尾补1个零得到：WMD(M*%D(机)，n=0,l,N-2Q)0,n=N-l其中，最小旁瓣窗WMD(加)为：WMD(ZW)=cosj,m=0,1N/2-1式中ai=0.338946,-0.481973,0.161054,-0.018027o2阶最小旁瓣卷积窗卬d()的旁瓣峰值电平达到了-166dB,具有优异的频谱泄漏抑制能力。因此，加窗后获得的序列X“()=x()w()的离散频谱中，可以忽略谐波成分的干扰影响，简化为：XN(/)=寺加%(/-即),for/=0,N-1(4)式中Wd(*)为2阶最小旁瓣卷积窗的离
15、散傅里叶变换；公=明/为基波频率在离散频谱中对应的归一化位置。XN中第/根谱线对应的相位为：=i+(5)式中=代%为非同步采样引起的偏差；4)为基波频率在离散频谱中对应位置附近的局部最大谱线序号。设延后1.个采样点后，选择长度的为N的连续采样点，同样采用2阶最小旁瓣卷积窗卬d()进行加权，并进行离散傅里叶变换后，得到的离散频谱为Xn-1.0根据相位-频率的对应关系，在XM1.中第/根谱线对应的相位为：=l+21.fs(6)结合式错误!未找到引用源。和式(6),两段不同起点的序列的相位差直接存在线性关系：由此可以计算出基波频率及非同步采样引起的偏差分别为：i(2)(8)st则被校验合并单元的电压
16、比差URE和角差UAE、电流比差re和角差ae分别为：URE二%二%X100%US(10)UAE=维二维Xlo0%s(H)URE=5乌XIoo%US(12)Iae=%一例SXloO%(PlS电压和电流的频率误差分别：(13)UfE=启FSX%Ajs(14)/正=Azioo%Zs(15)各次谐波的比差、角差和频率误差，合并单元的功率计算误差也可以同理计算。3合并单元时钟误差校验由于合并单元存在多个环节(采样、处理、传输等)，各环节的造成的延时各不相同，不可避免地对合并单元输出结果产生附加的相角差，直接影响保护装置的正确动作。因此，需要对合并单元时钟误差进行校验，以对合并单元的延时补偿方式、方法进
17、行分析和调整，确保数据采样同步。根据相关标准要求，合并单元应该能接收1pps、IRlG-B(DC)或GB/T25931(IEC61588)协议的对时信号，合并单元正常情况下对时精度应不大于1s合并单元的时钟误差校验一般用标准时钟源对被校验合并单元和合并单元校验系统进行授时，同时读取被检合并单元输出的时间信号，与校验系统读取到的标准时钟源信号进行对。参见图5,被测合并单元经校验仪输出光B码对时信号，待对时稳定时，然后撤掉对时信号，进行守时功能测试。在撤销标准时钟源授时之后继续监测被检合并单元输出的时间信号，并记录它能保持在规定范围的时间，即为该合并单元的有效守时时间。宁GPS无线合解元校验仪被测
18、合并单元电或者光PPS图5对时、守时误差校验原理Fig.5Timingandpunctualityerrorcalibrationprinciple例如用20M标准时钟去测量被测合并单元送过来的PPS信号，计数得至IJP个脉冲，则误差二(I-P/20M)*l000000(s)is(J.TransactionsofChinaElcclrotechnicalSociety.2018.33(3):553-562.作者前介：王智(1984),女，汉族，湖南长沙人，高级工程师，硕士，主要从事电能计量与电气测量技术相关研究。Email：杨茂涛(1978)，男，汉族，湖南长沙人，高级工程师，硕士，主要从事计量检定技术相关研究。Email：杨静(1987),女，汉族，湖南长沙人，工程师，本科，主要从事电能计量技术相关研究。Email：孟卓(I989-),女，汉族，河南信阳人，高级工程师，硕上，主要从事电能计量与电气测量技术相关研究。E-mail：唐瑞(1977),男，汉族，湖南长沙人，助理教授，博士，主要从事电气测量技术相关研究。Email：收稿日期:2019-11-23；修回日期:202(M)l-03(任美辉编发)
