《总线技术与总线标准教材ppt课件.ppt》由会员分享，可在线阅读，更多相关《总线技术与总线标准教材ppt课件.ppt（56页珍藏版）》请在三一办公上搜索。
1、章总线技术与总线标准,4.1总线技术（掌握）总线技术概述总线操作与时序4.2总线标准（理解）片内AMBA总线PCI系统总线异步串行通信总线,简单并行总线结构,现代并行总线结构,总线的表示方法,8位数据线（DB）,上图的粗箭头表示是下图实际线路的简略表示,4,4.1 总线技术,总线是计算机系统中的信息传输通道，由系统中各个部件所共享。总线的特点在于公用性，总线由多条通信线路（线缆）组成计算机系统通常包含不同种类的总线，在不同层次上为计算机组件之间提供通信通路采用总线的原因:非总线结构的N个设备的互联线组数为N*(N-1)/2非总线结构的M发N收设备间的互联线组数为M*N采用总线的优势减少部件间连
2、线的数量扩展性好，便于构建系统便于产品更新换代,5,总线要素,线路介质种类：有线（电缆、光缆）、无线（电磁波）特性 原始数据传输率 带宽 对噪声的敏感性：内部或外部干扰 对失真的敏感性：信号和传输介质之间的互相作用引起 对衰减的敏感性：信号通过传输介质时的功率损耗总线协议,总线信号：有效电平、传输方向/速率/格式等,电气性能,机械性能,总线时序：规定通信双方的联络方式,总线仲裁：规定解决总线冲突的方式,如接口尺寸、形状等,其它：如差错控制等,6,总线协议组件,总线分类,7,按所处位置(数据传送范围),片内总线,芯片总线（片间总线、元件级总线）,系统内总线（插板级总线）,系统外总线（通信总线）,
3、非通用总线（与具体芯片有关）,通用标准总线,地址总线,控制总线,按总线功能,数据总线,并行总线,串行总线,按数据格式,按时序关系(握手方式),同步,异步,半同步,同步,异步,8,外部总线、(系统)外总线如并口、串口,系统总线、(系统)内总线如ISA、PCI,片(间)总线三总线形式,片内总线单总线形式,计算机系统的四层总线结构,片间总线: 微机系统三总线,地,5V,读写控制,读写控制,读写控制,CSH奇地址存储体,CSL偶地址存储体,CSI/O接口,CPUMN/MX INTA RD CLK WRREADY M/IORESETALEBHE A19-A16 AD15-AD0DEN DT/R,10,微
4、机系统中的内总线（插板级总线）,11,微机系统中的外总线（通信总线）,12,总线的组织形式,组织形式：单总线、双总线，多级总线单总线特征：存储器和I/O分时使用同一总线优点：结构简单，成本低廉，易于扩充缺点：带宽有限，传输率不高（可能造成物理长度过长）,13,双总线,特征：存储总线+I/O总线优点：提高了总线带宽和数据传输速率，克服单总线共享的限制，以及存储/IO访问速度不一致而对总线的要求也不同的矛盾缺点：CPU繁忙,14,多级总线,特征：高速外设和低速外设分开使用不同的总线优点：高效，进一步提高系统的传输带宽和数据传输速率缺点：复杂,多级总线结构,北桥,南桥,前端总线Front Side
5、Bus,存储总线,高速IO总线,低速IO总线,总线隔离与驱动,不操作时把功能部件与总线隔离同一时刻只能有一个部件发送数据到总线上提供驱动能力数据发送方必须提供足够的电流以驱动多个部件提供锁存能力具有信息缓存和信息分离能力,16,总线电路中常用器件,三态总线驱动器驱动、隔离单向、双向,17,三态：高电平、低电平、高阻,锁存器,信息缓存（有时也具有驱动能力）信息分离（地址与数据分离）,18,直通,保持,高阻,OE,总线的性能指标,总线时钟频率：总线上的时钟信号频率总线宽度(位宽)：数据线、地址线宽度总线速率：总线每秒所能传输数据的最大次数。总线速率=总线时钟频率/总线周期数总线周期数：总线传送一次
6、数据所需的时钟周期数有些几个周期才能传输1个数据总线带宽：总线每秒传输的字节数同步方式总线负载能力,19,20,总线带宽,总线带宽(bus band width) 表示单位时间内总线能传送的最大数据量（bps/Bps）用“总线速率总线位宽/8=时钟频率总线位宽/(8总线周期数)”表示总线位宽：数据信号线的数目，同一时刻传输的数据位数,例,CPU的前端总线(FSB)频率为400MHz或800MHz，总线周期数为1/4(即1个时钟周期传送4次数据)，位宽为64bit则FSB的带宽为40064/(81/4)=1.28GB/s或80064/(81/4)=2.56GB/sPCI总线的频率为33.3MHz
7、，位宽为32位或64位，总线周期数为1则PCI总线的带宽为：33.332/8=133MB/s或33.364/8=266MB/s,21,22,4.1.2 总线仲裁,总线仲裁(arbitration)也称为总线判决，根据连接到总线上的各功能模块所承担任务的轻重缓急，预先或动态地赋予它们不同的使用总线的优先级，当有多个模块同时请求使用总线时，总线仲裁电路选出当前优先级最高的那个，并赋予总线控制权其目的是合理地控制和管理系统中多个主设备的总线请求，以避免总线冲突分布式(对等式)仲裁控制逻辑分散在连接于总线上的各个部件或设备中协议复杂且昂贵，效率高集中式(主从式)仲裁采用专门的控制器或仲裁器总线控制器或
8、仲裁器可以是独立的模块或集成在CPU中协议简单而有效，但总体系统性能较低,特点：各主控模块共用请求信号线和忙信号线，其优先级别由其在链式允许信号线上的位置决定；优点：具有较好的灵活性和可扩充性；缺点：主控模块数目较多时，总线请求响应的速度较慢；,菊花链（串行）总线仲裁,主控模块1,主控 模块2,主控模块N,允许BG,请求BR,忙BB,总线仲裁器,特点：各主控模块有独立的请求信号线和允许信号线，其优先级别由总线仲裁器内部模块判定；优点：总线请求响应的速度快；缺点：扩充性较差；,并行仲裁,主模块1,主模块2,主模块N,允许BG,请求BR,忙BB,总线仲裁器,25,串并行二维仲裁,从下一设备,主模块
9、1,主模块2,主模块3,允许BG,请求BR,忙BB,总线仲裁器,主模块4,到下一设备,综合了串行和并行两种仲裁方式的优点和缺点(模块1和3为第一组，模块2和4为第二组)：第一组和第二组的优先级由总裁器内部的设定的优先级决定, 每组内部由位置决定优先级（模块1比模块3高，模块2比模块4高）,分布式总线仲裁方式,总线上各个设备都有总线仲裁模块当任何一个设备申请总线，置“总线忙”状态，以阻止其他设备同时请求,26,27,4.1.3 总线操作与时序,总线操作：计算机系统中，通过总线进行信息交换的过程称为总线操作总线周期：总线设备完成一次完整信息交换的时间读/写存储器周期读/写IO口周期DMA周期中断周
10、期多主控制器系统，总线操作周期一般分为四个阶段总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段单个主控制器系统，则只需要寻址和传数两个阶段,总线主控制器的作用,总线系统的资源分配与管理提供总线定时信号脉冲负责总线使用权的仲裁不同总线协议的转换和不同总线间数据传输的缓冲,28,29,总线时序,总线时序是指总线事件的协调方式，以实现可靠的寻址和数据传送总线时序类型同步：所有设备都采用一个统一的时钟信号来协调收发双方的定时关系异步：依靠传送双方互相制约的握手(handshake)信号来实现定时控制半同步：具有同步总线的高速度和异步总线的适应性,30,同步并行总线时序,特点系统使用同一时钟信号控制各模
11、块完成数据传输一般一次读写操作可在一个时钟周期内完成，时钟前、后沿分别指明总线操作周期的开始和结束地址、数据及读/写等控制信号可在时钟沿处改变优点：电路设计简单，总线带宽大，数据传输速率快缺点：时钟以最慢速设备为准，高速设备性能将受到影响,31,异步并行总线时序,特点：系统中可以没有统一的时钟源，模块之间依靠各种联络（握手）信号进行通信，以确定下一步的动作优点：全互锁方式可靠性高，适应性强缺点：控制复杂，交互的联络过程会影响系统工作速度,地址信号,数据信号,主设备联络信号,从设备联络信号, 准备好接收（M发送地址信号）,已收到数据（M撤销地址信号）,完成一次传送（S撤销数据信号）,已送出数据（
12、S发送数据信号）,32,半同步并行总线时序,特点：同时使用主模块的时钟信号和从模块的联络信号优点：兼有同步总线的速度和异步总线的可靠性与适应性,Ready信号可作为慢速设备的异步联络信号,CLK信号作为快速设备的同步时钟信号,4.2 总线标准,总线标准包括：逻辑规范：逻辑信号电平时序规范电气规范机械规范通信协议,33,ATA（Advanced Technology Attachment）SCSI （Small Computer System Interface ）16位的PC/AT（ISA）总线32位的PC386（EISA）总线32位或64位的PCI局部总线VXI、IEEE488(GPIB),
13、常用总线分类,串行总线并行总线,RS232、USB、1394、SPI、现场总线SATA、SAS,系统外总线,系统内总线,常见总线分类,36,4.2.1 SoC的片内总线,片上总线特点简单高效结构简单：占用较少的逻辑单元时序简单：提供较高的速度接口简单：降低IP核连接的复杂性灵活，具有可复用性地址/数据宽度可变、互联结构可变、仲裁机制可变功耗低信号尽量不变、单向信号线功耗低、时序简单片内总线标准ARM的AMBA 、IBM的CoreConnectSilicore的Wishbone、Altera的Avalon,37,ARM的AMBA: Advanced Microcontroller Bus Arc
14、hitecture,先进高性能总线AHB （Advanced High-performance Bus）适用于高性能和高吞吐设备之间的连接，如CPU、片上存储器、DMA设备、DSP等先进系统总线ASB（Advanced System Bus）适用于高性能系统模块。与AHB的主要不同是读写数据采用了一条双向数据总线先进外设总线APB（Advanced Peripheral Bus）适用于低功耗外部设备，经优化减少了功耗和接口复杂度适合较复杂的应用，需要遵守较简单的操作协议；拥有众多的第三方支持,AHB或ASB总线,APB总线,AHB的特性 ：,单个时钟边沿操作；,非三态的实现方式；,支持突发传输
15、；,支持分段传输；,支持多个主控制器（最多16个模块）；,可配置32位128位总线宽度；,支持字节、半字和字的传输。,典型的AMBA构架,4.2.2 PCI总线,PCI(Peripheral Component Interconnect)，外部设备互连总线，在CPU与外设之间提供了一条独立的数据通道，使得每种设备都能直接与CPU联系，支持即插即用PCI总线信号必备的PCI总线信号包括地址信号、数据信号、接口控制信号、错误报告信号、仲裁信号和系统信号可选的PCI总线信号包括64位总线扩展信号、接口控制信号、中断信号、Cache支持信号和边界扫描信号,39,PCI总线架构,PCI总线是多层次总线,
16、40,PCI总线插座示意图,根据电源电压和位数不同分为4种长插槽188针，短插槽124针,41,PCI插槽实物照片,42,PCI总线信号,43,44,4.2.3 异步串行通信总线,串行总线上的信息则按位传输，通常只需1根或2根数据线，没有地址总线、控制总线采用差分信号(differential signal)传输技术具有低功耗、低误码率、低串扰和低辐射等优点高速串行总线的三大特征差分信号传输以数据包形式传送信息(地址、数据、命令)点对点通信串行通信的通信方式、距离、速率、差错控制、传输方式,COM口 RS-232、RS-485,串行通信接口,USB接口,SPI/QSPI,串行扩展接口,I2C,
17、Microwire,45,串行数据的通信方式,单工半双工双工多工,串行数据的传输速率,并行数据的传送速率可用总线带宽（MB/s）来表示，而串行数据的传送速率可以有两种表示方式：比特率（ bits/s）波特率（baut/s ） 波特率描述了硬件性能，它与比特率的关系是：基波传送方式下载波传送方式下 如某相位调制系统中可能发送的相位状态有0（代表数据“00”）、/2（代表数据“01”）、（代表数据“10”）、3/2（代表数据“11”）四种，则通信线路的相位状态每改变一次将送出两位数据，这时比特率2波特率。 常用的标准波特率包括110、300、1200、2400、4800、9600、19200波特等
18、。,通信线路状态改变一次即送出一位数据，比特率波特率,通信线路状态改变一次可能送出n位数据，比特率n波特率,系统单位时间内传送有效二进制数据的位数,通信线路上的基本电信号状态的变化频率,47,串行通信传输距离,串行数据在基带传送方式下（指信号按原样传输），通常只能传输几十米至几百米，并且传输速率越大，传输距离越短调制解调方法包括频移键控FSK、幅移键控ASK、相移键控PSK等方式,48,通讯控制方式,串行同步：收发双方需要使用（传送）同一时钟信号串行异步：双方时钟不要求严格同步,串行同步,同步方式：传输信息的字节与字节之间、位与位之间均与时钟严格同步通常以数据块为基本单位进行传送,49,串行通
19、信的差错控制,检错：如何发现传输中的错误，奇偶校验纠错：发现错误后,如何消除和纠正错误，CRC差错控制方式检错重发ARQ(Automatic Repeat Request)：接收端检错并要求重发，要反馈，通信效率低，差错控制简单前向纠错FEC(Forward Error Correction)：接收端纠正错误，差错控制电路复杂混合纠错HEC(Hybrid Error Correction) ：综合前2者，误码率低,差错控制方法,1. 奇偶校验位是一个表示给定位数的二进制数中 1 的个数是奇数还是偶数的二进制数。奇偶校验位是最简单的错误检测码。 2. CRC即循环冗余校验码（Cyclic Red
20、undancy Check）：是数据通信领域中最常用的一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。,异步串行通信中常见的错误,奇偶校验错：是指接收方接收到的数据中1的个数与奇偶校验位不符，通常是由干扰引起的，发生这种错误时接收方应该要求发送方重新发送溢出错：是指接收方与发送方的速率不匹配，接受方没有来得及处理接收来的数据，发送方已经发送来下一个数据，造成数据丢失。可以通过降低发送方的发送速率或者在接收方设置多级缓冲结构等方法来减少这种错误帧格式错：是指接收方接受的字符格式与协议不符，这种错误多半是由双方协议不明确或干扰引起的,52,异步串行通信的数据接收,以字符为基本单位帧间
21、异步，无需使用（传送）同一时钟源，收发双方的时钟在误差范围内帧内各位按固定时序和顺序传送,53,异步串行通信接收判决,收发双方的本地时钟波特率因子n波特率(波特率因子n表示每个数据位的总时间是时钟周期T的n倍),T,n16时,起始位,数据位b0,接收方检测到低电平,连续检测到8次低电平后确认收到起始位,收到起始位后每隔16个时钟脉冲T对数据线采样1次，以确保可以在稳定状态接收到该bit数据,8T,16T,16T,接收到的信号,本地时钟,54,异步通信数据帧结构,1位起始位(固定为低电平) ，再从最低位（b0）开始传送7位信息位，然后是1位奇偶校验位，最后是1位（或1.5位、2位）停止位(一般为高电平),偶校验、一位停止位时传送数据53H时的波形,计算机串口参数设置界面,一般PC机上会有一到两组 RS-232 接口，分别称为 COM1 和 COM2。,弹出本界面的操作方法：【我的电脑】-右键【管理】-【左方：系统工具-设备管理器】-【右方：端口(COM和LPT)】-【双击：通讯端口COM】-【端口设置】,RS-422/423、485标准,与RS-232C兼容,但采用差分方式接收 支持更高的传输速率：最大10Mb/S 支持更远的传送距离:最大1219M 改善接口的电气特性:TTL电平信号转换成差分信号A,B两路输出 支持多点数据通信,
