阻抗匹配与差分线设计ppt课件.ppt

《阻抗匹配与差分线设计ppt课件.ppt》由会员分享，可在线阅读，更多相关《阻抗匹配与差分线设计ppt课件.ppt（50页珍藏版）》请在三一办公上搜索。

1、阻抗匹配差分线设计差分线的基本概念差分信号的阻抗分析与计算差分信号设计中存在的问题及其解决方案,阻抗匹配与差分线设计,阻抗匹配,阻抗的定义传输线的特性阻抗是微分线段的特性阻抗。特性阻抗跟我们通常理解的电阻不是一个概念，它与传输线的长度无关，也不能通过使用欧姆表来测量。一个传输线的微分线段可以用等效电路描述如下：,图1 传输线阻抗等效电路,阻抗匹配,传输线的等效电路是由无数个微分线段的等效电路串联。这是在无损耗条件下描述的，电阻上热损耗和介质损耗都被忽略了的，也就是直流电压变化和漏电引起的电压波形畸变都未考虑在内。差分模式传输线实际应用中，必须具体分析。,图2 阻抗计算,阻抗匹配,阻抗匹配是指信

2、号源或者传输线跟负载之间的一种合适的搭配方式。阻抗不匹配会有什么不良后果？在高速的设计中，阻抗的匹配与否关系到信号的质量优劣如果不匹配，则会形成反射，能量传递不过去，降低效率；会在传输线上形成驻波（简单的理解，就是有些地方信号强，有些地方信号弱），导致传输线的有效功率容量降低；功率发射不出去，甚至会损坏发射设备。如果是电路板上的高速信号线与负载阻抗不匹配时，会产生震荡，辐射干扰等。在低频电路中，我们一般不考虑传输线的匹配问题，只考虑信号源跟负载之间的情况，因为低频信号的波长相对于传输线来说很长，传输线可以看成是“短线”，反射可以不考虑。,阻抗匹配,阻抗匹配方式在高速的设计中，阻抗的匹配与否关系

3、到信号的质量优劣。阻抗匹配的技术可以说是丰富多样，但是在具体的系统中怎样才能比较合理的应用，需要衡量多个方面的因素。下面介绍几种常见匹配方式。串联终端匹配并联终端匹配戴维南终端匹配AC 终端匹配肖特基二极管终端匹配技术,阻抗匹配,串联终端匹配串联终端匹配串联终端匹配的理论出发点是在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线 的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射。在串行连接终端匹配技术中，由于信号会在传输线、串行连接匹配电阻以及驱动器的阻抗之间实现信号电压的分配，因而加在传输线上的电压只有信号电压的一半。而在接收端

4、，由于传输线阻抗和接收器阻抗的不匹配，通常情况下接收器的输出阻抗更高，这会导致大约同样幅度值信号的反射，这称之为附加的信号波形。故分配在负载端的信号电压大约是驱动器输出信号电压的一半，再加上同样幅值的附加信号电压，使得接收器马上就会接收到完整的信号电压。而附加的信号电压会反向传递到驱动端，但是串行连接的匹配电阻在接收器端实现了反射信号的终端匹配，因而不会出现进一步的信号反射，从而保证了传输线上信号的完整性。,图3 串联终端匹配,阻抗匹配,优点：串行连接终端匹配技术的优点是这种匹配技术仅仅为每一个驱动器加入了一个电阻元件，因此相对于其它类型的电阻匹配技术来说匹配电阻的功耗是最小的，它没有为驱动器

5、增加任何额外的直流负载，并且也不会在信号线与地之间引入额外的阻抗。相对并联匹配来说，串联匹配不要求信号驱动器具有很大的电流驱动能力。选择串联终端匹配电阻值的原则很简单，就是要求匹配电阻值与驱动器的输出阻抗之和与传输线的特征阻抗相等。缺点：理想的信号驱动器的输出阻抗为零，实际的驱动器总是有比较小的输出阻抗，而且在信号的电平发生变化时，输出阻抗可能不同。比如电源 电压为4.5V的CMOS驱动器，在低电平时典型的输出阻抗为37，在高电平时典型的输出阻抗为45；TTL驱动器和CMOS驱动一样，其输出阻抗会随信号的电平大小变化而变化。因此，对TTL或CMOS电路来说，不可能有十分正确的匹配电阻，只能折中

6、考虑。,阻抗匹配,并联终端匹配并联终端匹配是最简单的阻抗匹配技术,通过一个电阻R将传输线的末端（可能是开路，也可能是负载）接到地或者接到VCC 上。电阻R 的值必须同传输线的特征阻抗Z0匹配，以消除信号的反射。如果R 同传输线的特征阻抗Z0 匹配，那么匹配电阻将吸收造成信号反射的能量，而不管匹配电压的值。在数字电路的设计中，返回通路上吸收的电流通常都大于电源上提供的电流。将终端匹配到VCC 可以提高驱动器的能力，而将终端匹配到地则可以提高地上的吸收能力。所以，对于50%占空比的信号而言，将终端匹配到VCC 要优于将终端匹配到地。,图4 并联终端匹配,阻抗匹配,优点：并联终端匹配的优势是这种类型

7、的终端匹配方式仅需要一个额外的元器件。缺点：这种技术的缺点在于终端匹配电阻会带来直流功耗，匹配电阻的值通常为50到150，所以在逻辑高和逻辑低状态下都会有恒定的直流电流从驱动器流入驱动器的直流负载中。另外并联终端匹配也会降低信号的高输出电平。将TTL 输出终端匹配到地会降低VOH 的电平值，从而降低接收器输入端的抗噪声能力。不适用与驱动能力很小的TTL或CMOS电路。,阻抗匹配,戴维南终端匹配技术戴维南终端匹配技术也叫做双终端匹配技术，它采用两个电阻R1 和R2 来实现终端匹配。根据戴维南终端匹配设计规则，戴维南电压VTH=VR2 必须确保驱动器的IOH 和IOL 电流在驱动器的性能指标范围以

8、内。R1 通过从VCC 向负载注入电流来帮助驱动器更容易到达逻辑高状态；R2 帮助通过向地吸收电流来将驱动器下拉到逻辑低状态。当R1 和R2 的并联同信号线的特征阻抗Z0 匹配时可以加强驱动器的扇出能力。,图5 戴维南终端匹配,阻抗匹配,考虑到芯片的驱动能力，两个电阻值的选择必须遵循三个原则：规则一：两电阻的并联值与传输线的特征阻抗相等；规则一：与电源连接的电阻值不能太小，以免信号为低电平时驱动电流过大；规则一：与地连接的电阻值不能太小，以免信号为高电平时驱动电流过大。 优点：是简单易行；优势在于终端匹配电阻仍然是作为上拉电阻和下拉电阻来使用，它能够有效地抑制信号过冲，使得信号的偏摆缩小，从而

9、加强了系统的噪声容限。戴维南终端匹配技术同样通过向负载提供额外的电流也减轻了驱动器的负担，这部分额外的电流在大的信号摆动电压系统比如基于5V和3.3V的CMOS和BiCMOS的系统中显得尤为有益。缺点：是会带来直流功耗：单电阻方式的直流功耗与信号的占空比紧密相关？；双电阻方式则无论信号是高电平还是低电平都有直流功耗。因而不适用于电池供电系统等对功耗要求高的系统。另外，单电阻方式由于驱动能力问题在一般的TTL、CMOS系统中没有应用，而双电阻方式 需要两个元件，这就对PCB的板面积提出了要求，因此不适合用于高密度印刷电路板。,阻抗匹配,AC 终端匹配技术 AC 终端匹配技术也称之为RC终端匹配技

10、术，它是由一个电阻R 和一个电容C 组成的，电阻R 和电容C 连接在传输线的负载一端。对于AC 终端匹配来说，电阻R 的值必须同传输线的特征阻抗Z0 的值匹配才能消除信号的反射，而电容的值的挑选却十分复杂。这是因为电容值较小的话会导致RC 时间常数过小，这样一来该RC 电路就类型于一个尖锐信号沿发生器，从而引起信号的过冲与下冲；反之，较大的电容值会引入更大的功耗。信号的频率、信号占空比、以及过去的数据位模式等因素都会影响终端匹配电容的充电和放电特性，从而影响功率消耗。通常情况下，RC 时间常数大于该传输线负载延时的两倍较为理想。,图6 AC终端匹配,阻抗匹配,优点：AC 终端匹配技术的优势在于

11、终端匹配电容阻断了直流通路，因此节省了可观的功率消耗，同时恰当地选取匹配电容的值，可以确保负载端的信号波形接近理想的方波，同时信号的过冲与下冲又都很小。缺点：AC 终端匹配技术的一个缺点是信号线上的数据可能出现时间上的抖动，这取决于在此之前的数据模式。举例来说，一长串比较接近的数据位会导致信号传输线和电容充电到驱动器的最高输出电平的值，如果紧接着的是一个相位相反的数据位就需要花比正常情况更长的时间来确保信号跨越逻辑阈值电平。因此在设计系统时序的余量时务必将这一额外的时间考虑在内以确保设计的系统能够正常运作。,阻抗匹配,肖特基二极管终端匹配技术肖特基二极管终端匹配技术也称之为二极管终端匹配技术，

12、由两个肖特基二极管组成。传输线末端的信号反射，导致负载输入端上的电压升高超过VCC 和二极管D1 的正向偏值电压，使得该二极管正向导通连接到VCC 上，从而将信号的过冲嵌位在VCC 和二极管的阈值电压的和上。同样，连接到地上的二极管D2 也可以将信号的下冲限制在二极管的正向偏置电压上。因为二极管不会吸收任何的能量，仅仅只是将能量导向电源或者是地，传输线上就会出现多次的信号反射。由于能量会通过二极管到电源和二极管到地的消耗，信号的反射会逐渐衰减，能量的损耗限制了信号反射的幅度，以维持信号的完整性。,图7 肖特基二极管终端匹配,阻抗匹配,二极管器件作为终端匹配元件时对于信号的性能具有很重要的作用。

13、较高的开启时间TON 会导致信号下冲；较高的正向偏值电压VF会产生时间上的抖动；较高的反向恢复时间TRR 会提升信号的上升时间TR。同时多次信号反射的存在可能会影响后续信号的波形，所以必须验证二极管在开关频率上的响应。所以要想发挥二极管终端匹配技术的这种优势可以采用具有较小的TON、VF 和TRR 的二极管作为终端匹配元件来保持信号的完整性。而肖特基二极管具备以上的特征。,差分线的基本概念,差分信号传输 与单端信号传输相比有如下优点： 输出驱动总的 会比单端信号线上的大幅降低，从而减少了轨道塌陷和潜在的电磁干扰(EMI) 与单端放大器相比，接收器中的差分放大器有着更高的增益 差分信号在一对紧耦

14、合差分对中传播时，在返回路径中对付串扰和突变的鲁棒性更好 因为每个信号都有自己的回路，所以差分信号通过接插件或封装时，不易受到开关噪声的干扰 使用价格低廉的双绞线即可实现较远距离差分信号的传输,差分线的基本概念,差分和共模差分信号Vdiff Vdiff定义为： 其中，V1、V2分别是信号线1和信号线2相对于共用返回路径的信号电压。共模信号Vcomm Vcomm定义为： 即共模信号用两条信号线上平均电压表示。其中，V1、V2分别是信号线1和信号线2相对于共用返回路径的信号电压。,差分线的基本概念,差分对和差分阻抗差分对差分对是指一对存在耦合的传输线，每条线都可以用简单的单端传输线。这两条线组合在

15、一起就称为“一个差分对”。,图8 几种最常见的差分线对的截面图,差分线的基本概念,差分阻抗差分对最重要的电气特性是差分信号的阻抗，称为“差分阻抗”，即差分对对差分信号的阻抗，是差分信号电压与其电流的比值。这个定义是计算差分阻抗的基础，其微妙之处在于怎样定义信号的电压和电流。对差分对来说，若两线离得足够远，则每条线的单端阻抗Z0为50欧姆。流经信号传输线和返回路径之间的电流为：式中，Ione为流入信号线并从返回路径流出的电流；Vone为信号线与相邻返 回路径的电压；Z0为信号线的单端特性阻抗。传输线上的跳变差分信号是两条信号线上的差信号。它的电压是每条信号线上电压的两倍：2 Vone。根据阻抗的

16、定义，差分信号的阻抗为:式中，Zdiff为差分阻抗；Vdiff为电压差或差分信号变化；Ione为流入一条信号线后从其回路流出的电流；Vone为一条信号线与相邻返回通路的电压；Z0为单条线的单端特性阻抗。,差分信号的阻抗分析与计算,无耦合时的差分阻抗 假设两条传输线相隔足够远，比如两线相隔距离至少是线宽的两倍，两条线之间的相互作用就不明显了，这就是无耦合的情况。 如果一个差分信号沿差分对传输到达接收终端，那么终端的差分阻抗非常大，差分信号将会反射回源端。这种多次反射就会产生噪声，影响信号质量。下图所示的就是一个差分线末端出现的模拟差分信号。振铃的出现是由于差分信号在低阻抗的驱动器和高阻抗的线端之

17、间的多重反弹。图中差分对互连末端没有端接，并且差分对之间没有耦合。,图9 差分电路和差分线对的远端接收信号,差分信号的阻抗分析与计算,消除反射的一种方法就是在两条信号线的末端跨接一个端接电阻来匹配差分阻抗。对差分信号来说，信号线末端的端接电阻和差分对的阻抗是相同的，这将会消除反射。下图就是在两信号线之间加入100欧姆电阻后，接收端的差分信号。图中差分对末端有端接，并且差分对之间没有耦合。,图10 差分对远端接收到的差分信号,差分信号的阻抗分析与计算,耦合时的差分阻抗 当两条带状线相距越来越近时，它们边缘的电场和磁场会重叠，二者之间的耦合程度也会越来越强。耦合程度用单位长度上的互感电容C12与互

18、感电感L12表示。 当把两信号线靠近时，C11和C12都会改变。当信号线1与其返回路径的一些边缘区域被相邻信号线干扰时，C11将减小，C12会增加。但是，负载电容CL = C11+ C12改变不大。下图所示为单位长度上负载电容CL、单位长度对角电容C11及耦合电容C12的变化情况。带状线材料是FR4，线宽5 mil，特性阻抗50欧姆。,图11 CL, C11与C12随两线的边缘举例的变化,差分信号的阻抗分析与计算,当把两信号线靠近时，L11和L12都将发生改变。下图所示为单位长度上环路自感L11的变化和单位长度上环路互感L12随两线的边缘举例的变化。由于相邻导线的感应涡流，L11将会有略微的减

19、小(最近时的减小量小于1)，L12会增加。,图12 L11与L12随两线边缘举例的变化,差分信号的阻抗分析与计算,总之，把两条走线放置在一起时，耦合增加。但是，即使在间距更紧密的情况下，间距等于线宽，最大的相对耦合度(即C12/C11或L12/L11)仍小于15%。当间距大于15 mil时，相对耦合减小至1%，基本可忽略不计。下图所示为当两条50欧姆、5 mil的FR4带状线间的间距变化时相对互容和相对互感的随线距的变化，即相对电容耦合与相对电感耦合的比值，如何随间隔的变化而变化。注意，对于带状线这种有相同介质结构的传输线，两传输线的相对耦合电容与相对耦合电感是相同的。,图13 间距变化时相对

20、互容和相对互感的变化,差分信号的阻抗分析与计算,当两传输线相隔较远时，线1的特性阻抗完全与另一条线无关。特性阻抗与C11呈反比关系： 式中，Z0为线上的特性阻抗；C11为信号线与返回通路之间的电容。当信号线相距非常近时，临近信号线的存在会影响线1的阻抗，这被称为“临近效应”。 下面分析三种情况下，单根信号线的特性阻抗随两信号线间距的变化情况： 1）当第二条信号线连接在返回路径线上，例如0V信号作用在线2上，只有线1被驱动。 那么线1的阻抗将取决于负载电容。驱动线的特性阻抗和驱动线上单位长度的电容有关：当两条信号线越靠越近时，线1的阻抗将减小，但减小幅度不到1%。,差分信号的阻抗分析与计算,2）

21、 第二条走线也被驱动并且信号与线1相反，例如线1上的信号从0 V上升到1 V，线2上的信号从0 V下降到-1 V。 当线1上的驱动开启时，因为线1与返回路径间存在dV11/dt，于是会产生一个穿过电容C11的电流。同时，因为两线之间的电压变化dV12/dt，同样有电流从线1流向线2。这个变化的电压将是线1与其回路上电压的两倍，即V12 = 2V11。流经信号线的电流将由下式决定： 因为两条信号线由方向相反的两个跳变信号驱动，电流从驱动流入线1，然后流向返回路径。当两条信号线互相靠近时，为了能够驱动单端信号线更大的电容，这个电流将会增大。,差分信号的阻抗分析与计算,3）假设给第二条信号线加上与第

22、一条信号线相同的信号，由于两条信号线之间不存在电压差，所以对驱动来说，只有电容C11存在，这就意味着要驱动的电容减小了。此时流经信号线1的电流为： 由上面的分析可知，当第二条临近信号线存在时，信号线1的特性阻抗不是一个特定的值，这个值还取决于临近信号线的驱动情况。如果信号线2被固定在0电位，则阻抗接近于无耦合时的值。如果信号线2加相反信号，则阻抗值会降低。如果信号线2加相同电压，则阻抗值会升高。 图11.9 给出了这三种情况下，信号线1的单端特性阻抗随两信号线间距的变化情况。图中传输线为50欧姆、5 mil宽的FR4带状线。,差分信号的阻抗分析与计算,图11.9 三种情况下信号线1的单端特性阻

23、抗随两信号线间距的变化情况,差分信号的阻抗分析与计算,当差分信号沿差分对传播时，对它来说，阻抗是每条线与其回路间单端特性阻抗的串联。差分信号驱动在这两条信号线上驱动两个相反的信号。正如上面所提到的，此时每条线的阻抗将因为彼此的耦合而减小，而差分阻抗仍是每条线特性阻抗的两倍。图14示出了两线间距减小时差分阻抗的变化情况。图中导线材料为50欧姆、5 mil宽的FR4带状线。对带状线来说，相比于间距等于3倍线宽的无耦合情况，在可制造的最小间距(如间距等于线宽)下，存在耦合时的差分阻抗也仅仅减小约12%。,图14 减小两线的间距时50欧姆带状线的差分阻抗变化情况,差分信号的阻抗分析与计算,返回电流分布

24、对阻抗的影响 当差分对的两信号线间距比较大时，两线间的耦合度比较小，在这种情况下，如果用差分信号来驱动它们，除了信号线中会出现电流外，返回平面中也会出现与之大小相等，方向相反的电流。并且返回平面中的电流不会出现重叠。此时返回路径平面中的总电流为零，但是每条信号线底下的平面中有确定的局部电流分布。任何改变电流分布的因素都将会改变差分对的差分阻抗。 对一对共用返回导体的单端传输线来说，如果返回导体距信号线足够远，那么差分信号的返回导体电流分布就会相互重叠，相互抵消。此时返回路径导体的存在对差分阻抗产生不了任何影响。 分析三种典型的情况： 边缘耦合的微带线、双绞线电缆、侧面耦合的带状线。,差分信号的

25、阻抗分析与计算,边缘耦合的微带线 若边缘耦合微带线的两线间距达到可制造的最小值，通常这个典型值为线宽，则两线的耦合度最大。则返回平面上有明显电流的分布，平面的存在影响了差分阻抗。如果将平面移到更远，每条线的单端特性阻抗增加，差分阻抗也会增加。但是，随着平面越移越远，差分信号的返回电流在平面中的重叠程度也越来越大，当返回平面达到一个足够远的距离时，返回路径电流重叠的程度达到使返回路径电流消失的程度。此时，返回路径平面的存在将不会再影响差分阻抗。如下图所示：,图15 不同距离时边缘耦合微带线的单端阻抗和差分阻抗变化,差分信号的阻抗分析与计算,双绞线电缆 对屏蔽双绞线来说，每条信号线的返回路径都是屏

26、蔽层。双绞线的间距取决于绝缘层的厚度。当两条双绞线都近似位于屏蔽层的中心而由差分信号驱动时，它们的返回电流朝相反方向流动，并相互叠加，屏蔽层内将没有剩余电流分布。此时屏蔽线产生不了电效应作用，对差分阻抗没有影响。当屏蔽层距双绞线线非常近时，两条双绞线偏离中心轴的位置将导致它们在屏蔽层中的返回电流分布稍有不同。此时屏蔽层位置的改变将会轻微地改变差分阻抗。下图显示出了屏蔽体的半径增大时，单端双绞线与屏蔽层间的单端特性阻抗和双绞线的差分阻抗的变化情况。,图16 屏蔽体的半径增大时单端双绞线与屏蔽层间的单端特性阻抗和双绞线的差分阻抗的变化情况,差分信号的阻抗分析与计算,侧面耦合的带状线 对侧面耦合带状

27、线而言，也存在着同样的效应。当两个参考平面互相靠近并且传输线由差分信号来驱动时，两个参考平面内也会出现各自独立的明显的返回电流。此时，平面的存在会影响到差分阻抗。当平面间距增加时，每条线在两个平面内的返回电流分布都基本相同，因此平面内的电流相互抵消。此时平面的影响可以忽略。下图示出了平面间距增加时，信号线与平面间单端特性阻抗和两信号线间差分阻抗的变化。,图17 平面间距增加时信号线与平面间的单端特性阻抗和两信号线间差分阻抗的变化,差分信号的阻抗分析与计算,小结： 上述三种典型的情况说明了差分对一个非常重要的性质：当信号线与返回平面间的耦合度大于两信号线间的耦合度时，返回路径平面中将会出现明显的

28、返回电流。此时平面在确定差分对差分阻抗时起到重要作用。而当两信号线间的耦合度远大于信号线与返回平面间的耦合度时，平面中的大部分返回电流会叠加、抵消。这种情况下平面影响不了差分信号，将它移走不会影响到差分阻抗。此时第一条线的返回电流可以看成由第二条信号线来传送。 高频信号是沿着电感最小的回路进行回流，差分线除了有对地的耦合外，还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路。在PCB电路设计中，一般差分走线之间的耦合较小，往往只占 1020%的耦合度，更多的还是对地的耦合，所以差分走线的主要回流路径还是存在于地平面。当地平面发生不连续的时候，无参考平面的区域，差分走线之间的耦合才会

29、提供主要的回流通络，尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重，但还是会降低差分信号的质量，增加EMI。,差分信号设计中存在的问题及其解决方案,差分线的端接 当差分信号到达开路终端时，将会受到一个很大的阻抗并反射回来。如果不对此反射加以控制，它就可能会超过噪声容限引起过度噪声。减小反射的一种方法就是在差分对末端加上一个与差分匹配阻抗的电阻性阻抗。有两种拓扑结构来实现端接T型结构和型结构。,图18 差分对的 型端接和T型端接结构(可以同时端接差分信号和共模信号),差分信号设计中存在的问题及其解决方案,奇模状态与偶模状态的影响 共模阻抗为了克服反射，在每根差分线上加的终端匹配

30、电阻应为奇模阻抗Zodd，而不是Zo。在一般的差分信号的应用中，为了避免引入来自地的噪音，也有采用一个阻值为2倍Zodd的电阻跨在差分对上的匹配方式，这个电阻就是差分电阻，它的值应为奇模阻抗的二倍。共模阻抗：Zcomm= Zo（1k）就是说，在共模信号时，实际阻抗会比相同条件下的单线阻抗高,差分信号设计中存在的问题及其解决方案,奇模状态与偶模状态的影响 奇模阻抗与偶模阻抗 奇模阻抗：当差分信号加到差分对上，它将使差分对处于奇模状态。此时每条信号线的特性阻抗被称为奇模特性阻抗，简称为奇模阻抗。 偶模阻抗：当共模信号加到差分对上，它将使差分信号处于偶模状态。此时每条信号线的特性阻抗被称为偶模特性阻

31、抗,简称为偶模阻抗。 差分阻抗与奇模阻抗、共模阻抗与偶模阻抗 差分阻抗与奇模阻抗的关系 差分阻抗是奇模阻抗的2倍： 共模阻抗与偶模阻抗的关系 共模阻抗是偶模阻抗的1/2：,差分信号设计中存在的问题及其解决方案,差分信号的错位与失真 如果某些因素使得差分线中的一条受到影响而另一条未受到影响，差分信号就会失真，使得部分差分信号转换为共模信号。例如：差分线的不对称、驱动器端的偏斜、两种差分驱动器跳变时的错位等等。下面两图分别反映了差分驱动器跳变时的错位以及差分线的不对称（一条走线比另一条多了一个容性负载）的情况下对差分信号质量的影响。,图19 错位从上升时间的20变化到2倍时接收到的差分信号边沿变化

32、情况,图20 差分线的一条线上存在一个1 pF的容性负载时对差分信号的影响,差分信号设计中存在的问题及其解决方案,错位和失真带来的影响 错位和失真对差分信号的质量影响不大，但是，它们却对共模信号的质量影响很大，而共模信号会显著地增加EMI。并且，由于各种不对称的因素存在，使得不管共模信号在远端是否被端接，都会有共模信号产生，从而导致EMI。图21和22分别反映的就是共模信号在远端未被端接与被端接两种情况下电压信号与差分信号及共模信号的关系。,图21 差分信号端接共模信号开路时电压信号与差分信号及共模信号的关系,图22 共模信号和差分信号都被端接时远端的电压信号与差分信号及共模信号的关系,差分信

33、号设计中存在的问题及其解决方案,需要注意的几点(1) 微带线或带状线中的不对称、错位引起的失真与线间的耦合度无关，它可以发生在无耦合或紧耦合的两条线之间。(2) 任何非对称性因素都会使差分信号转换成共模信号，这包括串扰、驱动器错位、线长偏斜和非对称负载。将错位保持在最小限度的一个重要原因，是保证差分信号向共模信号转换最小。(3) 很小的驱动器错位都能产生明显的共模信号。这就是要使所有非对称降到最小的原因。,差分信号设计中存在的问题及其解决方案,差分线的辐射干扰 在任何电路中都存在共模(CM)和差模(DM)电流。共模电流和差模电流都决定了传播的RF能量的大小，在两者之间有较大的区别。如果给定一对

34、导线或走线、一个返回参考源，那么这两种模式中的一种将存在，通常是都存在的。一般来说，差分模式信号携带数据或有用信号(信息)。共模模式是差分模式的负面效果，并且对电磁兼容性是最麻烦的。 差模辐射差分模式辐射是系统结构里的RF电流回路中电流的流动引起的。对于一个小的环形接收天线，当它在地平面之上的场中工作时(自由空间不是一个典型环境)，这个RF能量可以近似表示为：,差分信号设计中存在的问题及其解决方案,辐射传播可以用一个携带RF干扰电流的小环形天线来模拟(图23)。当信号从源端传到负载时，在能量返回系统中一定存在返回电流。一个小回路是一个尺寸比特定频率下的波长的1/4还小的回路，这个特定频率就是在

35、回路中流动的RF电流的频率。对于大部分PCB，一直到几百MHz，与频率对应的小尺寸回路都存在。,图23 电路组成部分之间的环路区域,差分信号设计中存在的问题及其解决方案,共模辐射 共模辐射是由于在电路设计之外的电压降造成的，该电压降导致电路的一些接地的电压比真实的参考地面高。与受影响的接地系统相连的电缆就作为天线，共模辐射(CM)的场分量。远场分量可以描述为:其中，L是天线长度；Icm是共模电流；f是频率；R是距离。 共模电流起源于公共金属结构(比如电源面和接地面)中的公共电流。其典型的发生条件是电流从导电平面内意料之外的通路流过。当返回的电流与它们原来的信号通路不匹配(比如在平面内有裂缝等)

36、，或者几个信号有公共返回区域，共模电流就产生了。由于这些平面具有有限的阻抗，共模电流就在上面建立起瞬时的RF电压。这种RF瞬时电压在其他导电平面和信号的屏蔽上建立了共模电流。,差分信号设计中存在的问题及其解决方案,减小双绞线上共模电流辐射的三种方法 (1) 将差分对之间的不对称和驱动器之间的错位降到最低，从而使差分信号到共模信号的转化降到最低限度。即在源端将问题最小化。 (2) 采用屏蔽双绞线，用屏蔽层做共模电流的返回路径。 (3) 通过添加共模扼流器的办法来增加共模电流路径的阻抗。,差分信号设计中存在的问题及其解决方案,干扰线对差分信号的影响 如果将一根单端传输线靠近差分对，那么由于来自动态

37、单端信号线的耦合，差分对的两条信号线中都会出现信号电压。并且差分对中距动态线较近的那条线中会有较大的噪声。差分对的耦合度越大，在两信号线中产生的噪声越趋于相等，差分噪声就越少。下图给出了在远端有差分端接，近端是一个典型的低阻抗驱动器时，不同耦合的微带线差分线的接收端的差分噪声。,图24 不同耦合差分线的差分噪声,差分信号设计中存在的问题及其解决方案,在图24中，紧耦合时的线间距等于线宽，弱耦合时的线间距是线宽的2倍。可以看出，差分线与攻击线的距离越远，耦合到差分线上的噪声就比近距离下耦合的噪声稍小一些。 差分噪声是两条线上噪声电平的差值。在图11.20中，在弱耦合的被干扰差分线上，差分噪声大约

38、为1.3，在紧耦合的被干扰差分线上，差分噪声只有该值的一半。紧耦合大约可将差分噪声减少到50。 受害差分对中的共模噪声是两条线上的噪声电压的平均值。图25示出了因共模信号没有被端接产生了振铃和失真，相邻单端干扰线对差分线在两种耦合方式下的共模噪声。,图25 共模信号没有被端接时，不同耦合的差分线的共模噪声,差分信号设计中存在的问题及其解决方案,从图中可以看出，当差分线的耦合方式改变时，共模噪声不会受到很大影响。紧耦合方式下(线间距等于线宽)，共模噪声大约为2.1；弱耦合方式下(线间距等于线宽的2倍)，共模噪声大约为1.5。 要注意的是，紧耦合会减少差分噪声，但是会增加共模噪声。串扰是在差分对上

39、产生共模噪声的一种典型方式。即使差分对做到完全对称，串扰仍然会导致差分线上产生共模电压。这就是为什么要在外接双绞线电缆中加入共模扼流器的重要原因。 此外，通常我们使两条信号线中产生的噪声越趋于相等，差分噪声就越少。这通常意味着要使攻击线距差分对较远，并且使差分对紧密耦合。,差分信号设计中存在的问题及其解决方案,紧密耦合与非紧密耦合的影响 采用非紧密耦合的好处 受害线上的共模电压噪声比强耦合时小 差分阻抗仅取决于每条单端信号线的阻抗，而与信号线 的间距无关。从而减小了对信号线的限制，使电路板的布板约束和版图设计更容易。 采用紧密耦合的好处 互连密度最大，电路板的功能密度最大并且板的成本也最 低。

40、 受害差分对的差分噪声比较小。 非理想的返回路径的差分阻抗突变有所减弱。,差分信号设计中存在的问题及其解决方案,PCB中的差分走线原则 PCB中差分线布线的误区 和普通单端信号的走线相比，差分信号的优势体现在(1) 抗干扰能力强，外界的共模噪声可以被完全抵消。(2) 能有效抑制EMI，对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。 (3) 时序定位精确。 PCB差分信号设计中几个常见的误区(1) 认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。(2) 认为保持等间距比匹配线长更重要。(3) 认为差分走线一定要靠得很近。,差分信号设计中存在的

41、问题及其解决方案,PCB中的差分走线原则 差分线对的设计规则 规则一：两个信号线必须等长。因为差分信号是大小相等、方向相反的，如果差分线对的两条信号线的长度不同，就有电流流入“地”，产生严重的共模EMI问题。 规则二：差分线的布线要紧密。由于EMI与环路面积有关。因此如果要保证EMI可控，应该将环路的面积最小化。在高速环境中，差分线间的间距越近，走线下方感应的电流环路面积就越小，对EMI更好控制。 规则三：走线之间的间隔必须在整个长度范围内保持恒定。差分阻抗随耦合的变化而变化，耦合又随着线间距的变化而变化。走线阻抗在整个长度范围内保持恒定是很重要的，这就意味着耦合在整个长度内要保持恒定，因此走线之间的间隔也要保持不变。,