《电镀工艺优化对铜金属层后孔洞缺陷的影响.docx》由会员分享，可在线阅读，更多相关《电镀工艺优化对铜金属层后孔洞缺陷的影响.docx（39页珍藏版）》请在三一办公上搜索。
1、申请上海交通大学工程硕士学位论文电镀工艺优化对铜金属层后孔洞缺陷的影响学校代码：10248作者姓名：黄涛学 号：1082102058第一导师：汪辉第二导师：胡平学科专业：微电子工程答辩日期：2010年05月12日上海交通大学微电子学院2010年05 月A Dissertation Submitted to Shanghai Jiao Tong University for Master Degree of EngineeringREDUCE COPPER METAL LINE PITS DEFECT BY OPTIMIZE EELECTRICITY COPPER PLATING PROCESS
2、University Code：10248Author：Huang TaoStudent ID:1082102058Mentor 1Wang HuiMentor 2:Hu PingField：Micro-electronics EngineeringDate of Oral Defense：2010-05-12School of Micro-electronicsShanghai Jiaotong UniversityMay, 2010 上海交通大学学位论文原创性声明本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独立进行研究工作所取得的成果。除文中已经注明引用的内容外，本论文不包含任何
3、其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。 学位论文作者签名： 日期： 年 月 日 上海交通大学学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权上海交通大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 保密，在 年解密后适用本授权书。本学位论文属于 不保密。（请在以上方框内打“”）学位论文作者签名： 指导
4、教师签名：日期： 年 月 日 日期： 年 月 日电镀工艺优化对铜金属层后孔洞缺陷的影响摘 要随着半导体器件尺寸的不断缩小，互连对芯片速度、可靠性、功耗等性能的影响越来越大。互连材料和工艺技术的改进成为集成电路技术进步的重要关键之一。后端互连技术，已经逐步从铝互连过渡到铜互连。在0.13m及其以下的技术节点中，铜互连技术已经成为主流。在我们引入电镀铜工艺的同时我们也不得不面对电镀铜后的一些铜线工艺所特有的缺陷, 如铜线和低K值介电质可靠性问题，电镀铜后产生的孔洞缺陷等问题。本文通过对金属层孔洞缺陷产生机制的一些研究分析，针对电镀铜工艺进行对比实验，优化其制备工艺。通过研究在电镀铜工艺中不同转速，
5、不同退火温度的铜金属层的电阻率和内应力, 及电镀后到化学机械研磨之间等待时间，进行工艺参数的调整,找到了几种有效解决铜金属层后孔洞缺陷的方案。在本项研究工作中，根据实际生产应用降低成本，提高效益的需求，选取了低转速的电镀铜工艺和控制电镀后到化学机械研磨之间等待时间方案应用到实际生产工艺中。使产品的缺陷降低，成品率和可靠性得到了有效提升。关键词：铜互连，电镀铜工艺，铜孔洞缺陷，退火，成品率REDUCE COPPER METAL LINE PITS DEFECT BY OPTIMIZE EELECTRICITY COPPER PLATING PROCESSAbstractWith the down
6、-scaling of the device, backend interconnection plays as a much more and more important role for the density, speed, power and reliability of the chip. The improvement of interconnect material and interconnect technology become a key point of the progress of semiconducting manufacture technology. Af
7、ter 0.13m technology node, Cu line has replaces the Al line and become the mainstream technology. We have to suffer some Cu line issue when after we use Cu to replace AL. Such as the reliability with CU and low K dielectric, post CMP Cu line pits defect. In this paper, by studing the mechanism of Cu
8、 metal line pits defect, and comparing the experiments result of ECP process, the whole ECP process is optimized. The metal line resistivity and stress under different rotation speeds and anneal temperature, and the different Q-time from ECP to CMP are studied, finally find out several kinds of opti
9、mized ECP process which can improve the defect with differnet best process parameters. Considering the cost and benifet during mass production, we selected the low rotation speed ECP process and control ECP to CMP Q-time as the final solutions to implement into the process, which can significantly r
10、educe the defect and improve the yield and reliability for production.Keywords: Copper interconnect technology, ECP, Copper pits, anneal, yield目 录1. 绪 论11.1半导体互连工艺现状及趋势21.2 从铝互连到铜互连31.3 铝互连与铜互连的不同工艺流程52 电镀铜工艺62.1电镀铜工艺基本概念62.2 电镀铜工艺机理62.3 化学添加剂对电镀工艺的影响82.4 铜金属的自退火效应103.问题描述及实验目的113.1铜孔洞缺陷导致产品可靠性降低113
11、.1.1铜互连中的电迁移及可靠性123.1.2 铜孔洞缺陷于电迁移的关系133.1.3 铜孔洞缺陷产生的几种机理153.2 实验目的163.3 实验材料和工具163.3.1材料：163.3.2设备和仪器：163.4 实验内容173.4.1.镀铜工艺不同的电镀时转速之间的对比实验173.4.2电镀后到化学机械研磨CMP之间等待时间对比实验173.4.3.电镀后退火温度,时间等参数的调整的对比实验184. 实验结果及分析讨论194.1不同的电镀时转速实验结果分析194.2 电镀后到化学机械研磨之间等待时间实验结果分析234.3电镀后退火温度,时间调整的对比实验结果分析244.4 工艺窗口选择确认2
12、65 总结27参考文献29致 谢1攻读学位期间发表的学术论文目录21. 绪 论在半导体制造业中，铝及其合金在很长的时期里被广泛采用，实现由大量晶体管及其他器件所组成的集成电路互连。但是，随着晶体管尺寸的不断缩小，原本应用了几十年的铝互连工艺，已经不能满足集成电路集成度、速度和可靠性持续提高的需求。随着器件尺寸的缩小，后端互连的尺寸也等比例的不断缩小，导致互连电阻不断升高，这势必需要寻求电阻率较低的金属。而铜相对于铝及铝的合金的电阻率较低。而且，传统的铝布线工艺制作的器件经常会因铝的电迁移而失效。虽然在铝中掺入一定比例的铜会对这个问题有显著改善，但是随着互连尺寸的进一步减小，电流密度的不断增加，
13、电迁移问题将会越来越严重。因此在深亚微米工艺中 ( 0 .1 8m及以下) ，铜逐步代替铝成为硅片上金属化布线的材料。铜与传统的铝及其合金相比在很多方面有着显著的优势。比如说铜的电阻率较之铝要低，甚至只有铝铜合金的一半左右（含0.5%铜的铝合金电阻率约为3.2-cm, 而铜为1.678-cm）。较低的电阻率可以减少后端互连的RC延时，也可以降低器件的功耗。铜的电迁移特性远好于铝。并且，镶嵌方式的铜互连后端工艺流程简化，成本降低。因为使用铜互连的芯片在各方面的性能有这么明显的优势，所以铜已经逐渐取代铝成为后端金属化的主要材料。后端互连技术，已经逐步从铝互连过渡到铜互连。在0.13m及其以下的技术
14、节点中，铜互连技术已经成为主流。 在引入电镀铜工艺的同时我们也不得不面对电镀铜后的一些铜线工艺所特有的缺陷，如铜线和低K值介电质可靠性问题；电镀铜后产生的孔洞缺陷。作者在工作过程中，就遇到了电镀铜后产生的孔洞缺陷问题，结合300mm 铜互连工艺的实际内容，本文要讨论的，就是如何通过不同电镀铜工艺的对比，工艺参数的调整优化，来改善和减少电镀铜后孔洞缺陷，提升产品良率，改善产品可靠性。1.1半导体互连工艺现状及趋势集成电路后端互连技术的主要功能是将密布于芯片各处的几十万上百万个半导体器件连接整合起来，以实现千变万化的集成电路的设计功能。后端互联技术对集成电路的主要影响在于响应速度以及可靠性。集成电
15、路的设计尺寸、连线线宽，线高，都在在摩尔定律的驱使下不断缩小，之后，CMOS晶体管的运作速度将因信道长度的缩小而加快，但是多重互连的部份，则会因为RC时间延迟的效应，以约线宽每缩小0.7倍便延长RC延迟一倍的速度而趋缓。 图1.1-1所示显示了器件尺寸缩微对本征延时（Gate-Delay）以及互连延时带来的变化。我们可以看到，随着器件尺寸的缩小，本征延时不断下降，晶体管本身速度不断提高。但是后端互连延时却因为连线电阻增加（连线横截面不断缩小）和耦合电容的增大而快速增加，特别是当器件尺寸发展到0.25m以后，互连延时快速增加，甚至超过了本征延时而开始主导器件的延时。我们可以看到，图中对比了三组使
16、用不同材料的后端互连工艺的延时差异，分别是Al搭配SiO2、Cu搭配SiO2、以及Cu搭配低k值介电质。从图中可以看到，连线延时最长的，是Al搭配SiO2的连线工艺，Cu搭配SiO2次之，而Cu搭配低k值介电质的连线工艺的器件，延时最短，速度最快。由此可见，低阻值连线金属以及低k值介电质的应用，可以有效的缩短互连延时，提高器件的速度。因此，寻求适合半导体工艺的，更低阻值的连线金属材料以及更低介电常数的低k值介电质，成为后端连技术发展的主要任务之一。图1.1-1 缩微对互连延时的影响早在1985年IBM公司就已计划研发用铜替代铝作为芯片上的金属互连材料，但是直到1998年才在诺发公司（Novel
17、lus System）的帮助下把该技术应用在实际的集成电路制造工艺中。1999年苹果公司在400 MHz微处理器中采用了铜互连工艺，极大地提升了图形处理能力。2000年英特尔公司推出了采用了130nm铜互连技术的Tualatin奔腾III处理器。TI、Xilinx、三星、台积电、联电等公司也开始纷纷采用铜互连工艺。目前在130nm、110nm的制造工艺中已经广泛应用了铜互连技术。铜互连材料已经成为110nm以下制造工艺的唯一选择。在最新的90nm制造工艺中，厂商广泛采用了七层或八层铜互连技术。根据最新报道，65nm制造工艺中的铜互连工艺和低K介电材料也已经被攻克，目前正向着45nm技术节点进发
18、。使用原子层沉积（ALD，AtomicLayerDeposition）技术沉积阻挡层和铜的无种籽层电镀是目前铜互连技术的研究热点。在当前的铜互连工艺中，扩散阻挡层和铜种籽层都是通过PVD工艺制作。但是当芯片的特征尺寸变为45nm或者更小时，扩散阻挡层和铜种籽层的等比例缩小将面临严重困难。首先，种子层必须足够薄，这样才可以避免在高纵宽比结构上沉积铜时出现顶部外悬结构，防止产生空洞；但是它又不能太薄。其次，扩散层如果减薄到一定厚度，将失去对铜扩散的有效阻挡能力。还有，相对于铜导线，阻挡层横截面积占整个导线横截面积的比例变得越来越大。但实际上只有铜才是真正的导体。例如，在65nm工艺时，铜导线的宽度
19、和高度分别为90nm和150nm，两侧则分别为10nm。这意味着横截面为13，500nm2的导线中实际上只有8，400nm2用于导电，效率仅为62。2%。目前最有可能解决以上问题的方法是ALD和无种籽电镀。使用ALD技术能够在高深宽比结构薄膜沉积时具有100%台阶覆盖率，对沉积薄膜成份和厚度具有出色的控制能力，能获得纯度很高质量很好的薄膜。而且，有研究表明：与PVD阻挡层相比，ALD阻挡层可以降低导线电阻。因此ALD技术很有望会取代PVD技术用于沉积阻挡层。不过ALD目前的缺点是硬件成本高，沉积速度慢，生产效率低。 此外，过渡金属钌可以实现铜的无种籽电镀，在钌上电镀铜和普通的铜电镀工艺兼容。钌
20、的电阻率（7cm），熔点（2300），即使900下也不与铜发生互熔。钌是贵金属，不容易被氧化，但即使被氧化了，生成的氧化钌也是导体。由于钌对铜有一定的阻挡作用，在一定程度上起到阻挡层的作用，因此钌不仅有可能取代扩散阻挡层常用的Ta/TaN两步工艺，而且还可能同时取代电镀种籽层，至少也可以达到减薄阻挡层厚度的目的。况且，使用ALD技术沉积的钌薄膜具有更高的质量和更低的电阻率。但无种籽层电镀同时也为铜电镀工艺带来新的挑战，钌和铜在结构上的差异，使得钌上电镀铜与铜电镀并不等同，在界面生长，沉积模式上还有许多待研究的问题。 铜互连工艺目前研发非常顺利。而且有专家认为，铜互连工艺开发的潜力还很大，至少在
21、15nm技术节点之前还不需要下一代互连技术光互连技术。1.2 从铝互连到铜互连后端互连延时对器件速度的影响可由以下RC公式直观地看出，在设计尺寸一定的前提下，降低和r是提高速度的关键。式中 r = 金属电阻r = 相对介电常数0 = 自由空间介电常数L = 导线长度P = 互联线间距T = 金属厚度参考自: M. Bohr, Solid State Technology, 1996, p.105在结构相同的情况下，可通过使用较低阻值的金属的方法达到更高的集成电路响应速度：出于工艺整合的需要，业界对充当互连的金属的性能和工艺有以下一些具体的要求n 低电阻率和低热膨胀系数n 不易氧化(化学活性低)
22、n 机械性能稳定(低应力，与介质的黏附性好)n 高熔点n 高的抗电迁移性能n 与周围的材料没有电活性n 微观结构易于控制(均匀的大晶粒合光滑的表面)n 易于在平整合高形态比的穿孔中淀积、高的淀积速率n 低污染n 价格低廉表1.2-1列出了一些常用导电材料的电阻率。集成电路中最常用的互连材料是铝，因为它的成本较低并且与标准的集成电路制造工艺相兼容。可惜的是与如铜这样的材料相比，铝的电阻率较大，电迁移特性相对较差。随着对材料性能的要求越来越高，最先进的工艺正在越来多地选择铜作为导体。表1.2-1常用导体的性能比较性质CuAgAuAlW电阻率（mW-cm）20时1.671.592.352.665.6
23、5杨氏模量（1011dyn.cm-2）12.988.277.857.0641.1热导率（W.cm-1）3.984.253.152.381.74电阻的温度系数103（K-1）4.34.144.34.8热膨胀系数106（-1）1719.114.223.54.5熔点（）108596210646603387热容（J.kg-1.K-1）386234132917138在空气中的稳定性差差很好好差集成电路中传统使用的金属布线为铝，具有成本低、技术成熟，粘附力强、易刻蚀、与P型及N型半导体易形成好的欧姆接触等优点：但电阻率相对较高，易于发生电迁徙，易和Si共溶；在300 C左右的工艺温度下铝薄膜上会形成锭，穿
24、透相邻互连线之间的电介质绝缘层造成短路到了0.18 m以下工艺，铝的电阻率及抗电迁移能力已经逐渐不能满足工艺性能要求。从表1.2-1中可以看出，铜是很好的集成电路互连金属的候选者，它的电阻率比铝低35，比铝合金低近50%，抗电迁移能力比铝高2个数量级。另外铜的应力特性也远好于铝。使用铜互连可以减小芯片上互连线的电阻，或者在保持电阻不变的情况下减小互连金属的厚度来降低同一层内互连线间的耦合电容，从而降低耦合噪声和互连线的信号延迟。在保持同样的R（时间延迟下，可以减少命属布线的层数，而且芯片面积可缩小2030。若配合上低介电常数材料（低k层电介质。如SiOC, SiF等），铜互连会使寄生电容降低，
25、IC速度提高，其性能和可靠性均获得提高。1.3 铝互连与铜互连的不同工艺流程后端铜互连工艺相对于铝互连工艺，还有简化工艺流程，降低成本的优点。传统的铝互连工艺，是先生长金属层，后覆盖介电层的方式。对于中间层金属层，较为标准的流程是：n 生长一层介电层，用一次光罩和一次刻蚀工艺，打开通孔n 生长一层阻挡层以及钨金属层，通过化学机械研磨，去除表面部分，留下钨通孔部分n 再生长铝金属层（包括底部的粘合层和顶部的放反射层一次完成），再用一次光罩和一次刻蚀工艺，定义出铝线的布线n 再生长一层介电层，并再次用化学机械研磨做平坦化n 而铜互连工艺与铝互连工艺正好相反，是先制作介电层后并在其上定义通孔及沟槽位
26、置，后使用金属镶嵌的工艺流程。一般流程是：n 生长一层介电层（包括其中的刻蚀停止层），通过两次光罩和刻蚀工艺，定义出通孔和沟槽(即金属布线)n 生长扩散阻挡层，铜种子层(一次完成)及电镀铜完成金属布线部分，一次同时填入通孔及沟槽n 用铜化学机械研磨做平坦化，去除通孔及沟槽以外的金属部分n 再生长下一层介电层图1.3-1 铝互连工艺流程和铜互连工艺流程的对比由上述对比可见，铜工艺相对于铝工艺：(1) 使金属层制造工艺从原先的三步（阻挡层，钨金属层，铝金属层）减少到两步（扩散阻挡层，铜电镀）(2) 使化学机械研磨工艺从两次（一次钨研磨，一次介电层研磨）减少到一次（铜研磨）(3) 介电层工艺要求降低
27、。铝互连工艺对铝线后续的介电层生长，因为有 较高的填孔（沟槽）能力要求而需要使用较复杂的HDP CVD（高浓度等离子体化学气相沉积）工艺，但是铜互连流程中，对后续的介电层生长，因为是在化学机械研磨的平坦化之后，对填孔（沟槽）能力无特殊要求，可以使用普通的PECVD(等离子体增强式化学气相沉积)。由上述对比可见，与传统的铝互连工艺比较，铜互连工艺具有减少工艺步骤20%30%的潜力，而且，铜镶嵌工艺，不仅有较少的制造步骤，而且排除了传统铝互连金属化中最难的步骤，包括铝刻蚀，HDPCVD工艺，和许多钨与介电层的化学机械研磨步骤。在硅片制造业中，减少工艺步骤，降低工艺难度，不仅仅是直接减少了芯片生产成
28、本，而且较少和较简单的工艺步骤，也可以降低生产过程中的装配产量的错误源。这对芯片的大规模生产也是有非常大的益处的。2 电镀铜工艺2.1电镀铜工艺基本概念电镀铜层因其具有良好的导电性、导热性和机械延展性等优点而被广泛应用于电子信息产品领域，电镀铜技术也因此渗透到了整个电子材料制造领域，从印制电路板（PCB）制造到 IC 封装，再到大规模集成线路（芯片）的铜互连技术等电子领域都离不开它，因此电镀铜技术已成为现代微电子制造中必不可少的关键电镀技术之一。集成电路铜电镀工艺通常采用硫酸盐体系的电镀液，镀液由硫酸铜、硫酸和水组成，呈淡蓝色。当电源加在铜（阳极）和硅片（阴极）之间时，溶液中产生电流并形成电场
29、。阳极的铜发生反应转化成铜离子和电子，同时阴极也发生反应，阴极附近的铜离子与电子结合形成镀在硅片表面的铜，铜离子在外加电场的作用下，由阳极向阴极定向移动并补充阴极附近的浓度损耗。电镀的主要目的是在硅片上沉积一层致密、无孔洞、无缝隙和其它缺陷、分布均匀的铜。业界300mm生产线基本采用诺发（Novellus）公司的Sabre Next来生长金属电镀铜。有四个重要的电镀铜工艺指标：填孔能力；铜金属层厚度的均匀性；铜金属的稳定性；铜金属层缺陷。2.2 电镀铜工艺机理电镀铜原理是法拉第电解定律：电解时，在电极上析出或溶解的物质质量与通过电极的电量成正比。如图所示，在阳极铜块上铜原子失去电子变成铜离子，
30、相反在阴极晶片上，铜离子得到电子变成铜原子。由法拉第电解定律我们可以推导出电镀铜厚度于电镀时电量的关系：图2.1-1 晶片接触园环意图其中 M表示铜原子摩尔质量，m表示物质质量，n摩尔当量F表示法拉第常量I 电镀时电流大小t电镀时间铜原子密度A晶片表面积x电镀铜厚度d 晶原直径pi 圆周率由公式3 得知电镀铜厚度于电镀时电流大小和电镀时间成正比关系，为了得到所需厚度的电镀铜，采用高电流可以节省电镀时间，但是电镀铜工艺的填洞能力一般是先随着电流密度的增加而增加，但到了一定的电流密度范围，填洞能力反而随着电流密度的增加而减低。如图所示。 综合考量生产成本和工艺需求，我们一般选用三步电镀法，即电流由
31、小到大三个电镀过程。 第一步采用4.5安培的电流，第二步采用6.75安培电流，第三步采用40.5安培电流。填洞过程在第一步和第二步已经全部完成。2.3 化学添加剂对电镀工艺的影响由于铜电镀要求在厚度均匀的整个硅片镀层以及电流密度不均匀的微小局部区域（超填充区）能够同时传输差异很大的电流密度，再加上集成电路特征尺寸不断缩小，和沟槽深宽比增大，沟槽的填充效果和镀层质量很大程度上取决于电镀液的化学性能，有机添加剂是改善电镀液性能非常关键的因素，填充性能与添加剂的成份和浓度密切相关，关于添加剂的研究一直是电镀铜工艺的重点之一.目前业界使用的有机化学添加剂主要有三种：加速剂（Accelerator），抑
32、制剂(Suppressor)和平增剂(Leveler)。加速剂主要的作用是加速电镀时铜能很快的从洞的底部生长上来，从而防止上部已经封口但内部的铜并没有生长好所产生的空洞缺陷。其主要成分是含有硫或及其官能团的有机物，例如聚二硫二丙烷磺酸钠（SPS），或3-巯基丙烷磺酸（MPSA）。加速剂分子量较小，一般吸附在铜表面和沟槽底部，降低电镀反应的电化学电位和阴极极化，从而使该部位沉积速率加快，实现沟槽的超填充。抑制剂的作用相反它作用在空洞的边缘抑制铜的生长，从而防止底部的铜还没有生长好，空洞已经封口。其主要成分包括聚乙二醇（PEG）、聚丙烯二醇和聚乙二醇的共聚物，一般是长链聚合物。抑制剂的平均相对分子
33、质量一般大于1000，有效性与相对分子质量有关，扩散系数低，溶解度较小，抑制剂的含量通常远大于加速剂和平坦剂。抑制剂一般大量吸附在沟槽的开口处，抑制这部分的铜沉积，防止出现空洞。在和氯离子的共同作用下，抑制剂通过扩散-淀积在阴极表面上形成一层连续抑制电流的单层膜，通过阻碍铜离子扩散来抑制铜的继续沉积。 平整剂中一般含有氮原子，通常是含氮的高分子聚合物，粘度较大，因此会依赖质量运输，这样在深而窄的孔内与加速剂、抑制剂的吸附竞争中没有优势，但在平坦和突出的表面，质量传输更有效。沟槽填充完成后，加速剂并不停止工作，继续促进铜的沉积，但吸附了平坦剂的地方电流会受到明显抑制，可以抑制铜过度的沉积。平坦剂
34、通过在较密的细线条上方抑制铜的过度沉积从而获得较好的平坦化效果，保证了较小尺寸的图形不会被提前填满，有效地降低了镀层表面起伏。 在电镀过程中还有其它添加剂，如氯离子的存在，可以增强铜表面抑制剂的吸附作用，这样抑制剂在界面处的浓度就不依赖于它们的质量传输速率和向表面扩散的速率；氢离子可以控制整个电镀槽的导电率。在铜电镀过程中，对填充过程产生影响的主要是加速剂、抑制剂和氯离子，填充过程完成后对镀层表面粗糙度产生影响的主要是平整剂。 铜电镀是有机添加剂共同作用的结果，它们之间彼此竞争又相互关联。 为实现无空洞和无缺陷电镀，除了改进添加剂的单个性能外，还需要确定几种添加剂同时存在时各添加剂浓度的恰当值
35、，使三者之间互相平衡，才能达到良好的综合性能，得到低电阻率、结构致密和表面粗糙度小的铜镀层。如图2.1-3所示就是整个电镀过程中不同化学添加剂的作用。 晶片进入电镀液前，各种添加剂还没有吸附在铜种子层上，当晶片进入到电镀液时，各种添加液会根据电镀需求和各自特性分布在不同区域，如加速剂是小分子量分子在洞的底部会分布较多，这样可以使铜更快的从底部生出来。Cl-结合抑制剂主要分布在洞口区域，这样可以防止洞口过早封口，当填洞结束后，由于在洞口区域还有加速剂的存在，如果没有平整剂的存在，洞口区域最后会形成一个突起，如果有平整剂存在，会抑制洞口区域的加速效果，从而得到平整的电镀金属层。图2.1-3 电镀过
36、程中不同化学添加剂的作用2.4 铜金属的自退火效应电镀后生成的铜原子的晶粒比较小，能量比较高，随着时间的增长晶粒之间互相吞并，进行能量转移，最终长大成为较大晶粒。这个过程我们称之为铜金属得自退火。从图中我们可以看到铜金属自退火过程铜原子晶粒的生长。铜金属自退火过程一般会持续200个小时，当然其它电镀时条件的改变会改变自退火的时间，如电镀铜中有机添加液浓度的增加会延长自退火的时间。图2.1-3 电镀过程中不同化学添加剂的作用在实际生产中，我们希望得到大晶粒，低阻值，铜原子大小均匀的铜金属。所以要加速铜原子的自退火速度，于是电镀后退火工艺被引入到电镀工艺当中。一般采用200度的温度，90秒的退火时
37、间可以得跟自退火200小时相同阻值的铜金属。3.问题描述及实验目的3.1铜孔洞缺陷导致产品可靠性降低作者在工作过程中，就遇到了由铜金属层孔洞缺陷造成产品上电迁移失效的实例。如图3.1-1中所示是在化学机械研磨后发生的铜金属层上的空洞的实例。图1 电迁移测试失效实例 对这片失效晶片进行失效分析出，看到在第一层铜金属层上有孔洞缺陷的存在。当电流流动到有孔洞的地方，电阻突然增大，会造成更大的孔洞缺陷，严重时会导致电流中断，从而导致电迁移测试失败。ee检查这片晶片在工厂生产过程中的历史纪录，发现在第一层金属层化学机械研磨后的缺陷检查站点确实检测出有孔洞缺陷的存在。图3.1-1 在产品上的孔洞缺陷3.1
38、.1铜互连中的电迁移及可靠性在直流电流的作用下，金属离子沿导体的质量输运称为电迁移。一根普通的导线在通常的状态下并不产生质量的输运。金属导电的自由电子模型假设传导电子可在金属中自由运动，除散射作用外，并不受晶格粒子的限制。离子对电子的散射是产生电阻的原因。当电流密度很低时这种散射并不导致离子产生大的位移，而由声子振动产生的散射仅仅产生焦耳热。 在电流密度较高的情况下（104A/cm2以上），电流的输运将引起离子的位移，并产生质量的输运。在微电子器件中，当电流密度很高时，在互连引线内将发生电迁移。在集成电路中这是一种特殊而严重的失效机制。随着器件特征尺寸的不断减小，互连引线的横截面越来越小，引起
39、电流密度的迅速增加。因此，在铜互连的集成电路中，由电迁移导致的电路失效的可能性也大大增加。早在1861年Gerardin在Pb-Sn，K-Na, Au-Hg，Bi-Hg 等液态合金中就发现了电迁移现象。SkauPy在1914年 指出了在电迁移过程中原子和运动载流子相互作用的 重要性。后来Fiks等一些学者相继给出了电迁移力的 基本数学表达式。 过去在块状金属中，由于焦耳热的限制，所允许的最大电流密度较低，一般小于10 4A/cm 2，所以，研究电迁移现象只有在高温(近熔点)下进行。薄膜金属就不同，尤其是对于超大规模集成电路中的互连金属，由于只有很小的截面积，可以经受高达10 7A/cm 2的电
40、流 密度。这样在较低的温度(0.3T mT0.7T m，这里Tm 为金属熔点)和高电流密度(10 4l0 7A/cm 2)下就会发生 电迁移现象。 1966年，Blech和Sello发现了铝互连线的电迁移是硅平 面器件的主要失效原因。此后，关于金属薄膜的电迁 移研究十分活跃。1967年以来，历届可靠性物理年会 上都有电迁移研究方面的成果发表。近年来随着ULSI 的发展，器件所承受功率密度、金属薄膜所传递的 电流密度逐年增大，电迁移这个失效机理就更为人们所关注。3.1.2 铜孔洞缺陷于电迁移的关系 半导体器件中所用的金属互连多采用蒸发、溅射或者电镀的方法制备，为多晶薄膜，其晶粒尺寸取决于薄膜生长
41、时衬底材料的温度及生长后的退火温度和间。 通常，生长过程中衬底温度越高、退火时间越长，金属导线的晶粒越大。由于在金属薄膜沉积过程存在杂质污染，与块状金属相比，薄膜生长过程中局部的应力使薄膜中的缺陷密度显著增加。正是这些缺陷的存在，极大地影响了金属离子的微观扩散机制，因而也影响了金属薄膜的电迁移。所以对金属薄膜中缺陷的了解，对理解离子微观扩散机制以及电迁移物理机制非常重要。 所谓缺陷，是指实际晶体结构中与理想点阵结构发生偏差的区域。按照缺陷在空间的分布情况可将其分为3类： (1)点缺陷：空位、间隙原子和杂质原子就是这种缺陷。对于金属薄膜，以空位为主。这是由于制备过程中，金属原子的温度高于衬底温度
42、，大量的热空位被冻结在薄膜中，所以薄膜中空位密度远远高于块状金属中的空位密度。 (2)线缺陷：位错就是这种缺陷。金属薄膜在形成过程中，由于晶格的扭曲、薄膜与衬底间的温度梯度、与衬底材料晶格常数失配、热膨胀系数的差异等，都会在金属薄膜中产生位错，使金属薄膜中的位错密度比块状金属大得多。(3)面缺陷。晶粒间界就是典型的面缺陷。金属薄膜的晶粒尺寸小，所以晶粒间界面积大，而晶粒间界附近位错密度高，结构疏散，各种外来杂质易于沉淀在晶 粒间界处。这些缺陷的产生和发展、运动与相互作用，以至于合并或消失，将对金属薄膜的电迁移过程有很大影响。为此我们以空位及晶界为例讲述缺陷扩散的微观机制。多晶体内不同取向的晶粒
43、界面称为晶粒间界，简称晶界。晶界对金属薄膜的电迁移和薄膜间的相互扩散、金属化合物的形成等都有影响很大。因而，半导体器件中所用的金属薄膜的晶界性质对其可靠性影响很大。最简单的晶界是倾侧晶界。它是沿着平行于界面的轴线转一q角而造成的晶粒间位向差。这里又分小角度晶 界 (q =1-5)和大角度晶界(q = 5-30)。晶界处位错密度大、空位浓度高、结构疏散。晶界一般很薄，不超过2-3个原子层。当外来杂质原于半径与溶剂的原子半径相差较大时，若其在晶粒内部则会产生较大的畸变能，而沉淀于晶界处，则畸变能较低。所以晶界往往吸附了许多外来杂质，利用金属多晶膜这种内吸附特性，可以在Al膜中加入Cu，于是可大大地
44、提高Al的抗电迁移的能力，即所谓薄膜的合金效应对于多晶材料，固态扩散有三种路径：晶格扩散(或体扩散)、晶界扩散和表面扩散，如图所示。 3种扩散的扩散系数分别用D L、D GB和D S表示。晶格扩散是依靠空位移动而完成的；而对于晶界扩教和表面扩散，研究较少，一般认为D S D GB D L，扩散激活能Q S Q GBQ L。实验发现，3种扩散均是各向异性，杂质的存在对扩散速率有影响。可以加速扩散，也可以减缓扩散。一般来讲，杂质与金属原子发生反应便可以减缓扩散，若杂质的加入可以引入新的缺陷，便可以加速扩散。 3.1.3 铜孔洞缺陷产生的几种机理目前业界对铜金属层后孔洞缺陷产生的机理主要有以下几种：
45、(1) 电镀前铜金属种子层的厚度的影响，一般铜金属种子层的厚度越薄，电镀后孔洞缺陷的数量会越少。其机理主要是在45nm节点前铜金属种子层一般采用PVD物理气相沉积的方法来制取，与CVD化学气相沉积相比，物理气相沉积的阶梯覆盖率会差许多，如果沉积厚的种子层的铜沟槽顶部的开口会变小，导致电镀时沟槽内还没有填满铜，顶部开口就已经封上，造成孔洞缺陷。另外，如果电镀前铜金属种子层被一些有机物污染到也会造成孔洞缺陷。(2) 电镀铜工艺的影响。目前对电镀铜工艺于孔洞缺陷的关系的研究主要集中在三个方面：n 即电镀时电流大小的变化对孔洞缺陷的影响。在目前的集成电路制造中，芯片的布线和互连几乎全部是采用直流电镀的方法获得铜镀层。在电镀过程中，如果电流过大或者过小都会影响填洞能力，造成空洞缺陷。在电镀工艺章节里已经介绍根据制程需求选取合适的电流大小。n 化学添加剂的变化。铜电镀是有机添加剂共同作用的结果，它们之间彼此竞争又相互关联。为实现无空洞和无缺陷电镀，除
