《可编程逻辑器件.docx》由会员分享，可在线阅读，更多相关《可编程逻辑器件.docx（7页珍藏版）》请在三一办公上搜索。
1、可编程逻辑器件PLD一、PLD简介可编程逻辑器件(PLD)，它能够完成各种数字逻辑功能。典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与或”表达式来描述，所以， PLD能以乘积和的形式完成大量的组合逻辑功能。它有如下特点：1、 逻辑电路的设计和测试均可在计算机上实现，设计成功的电路可方便的下载到PLD，因而可研制周期短、成本低、效率高，使产品能在极短时间内推出。2、 用PLD实现的电路容易被修改。这种修改通过PLD重新编程实现，可以不影响其外围电路。因此，其产品的维护、更新都很方便。PLD使硬件也能象软件一样实现升级，因而被认为使硬件革命。3、 较复杂的数字系统
2、能用1片或数片PLD实现，因而，应用PLD生产的产品轻小可靠。此外，PLD还具有硬件加密功能。4、 应用PLD设计电路时，需选择合适的软硬件平台（开发系统）。因此，PLD得到广泛的应用。二、PLD的分类按照PLD的结构体系，主要可分为简单PLD（包括PAL、GAL等）、CPLD和FPGA。PAL：Programmable Array Logic 可编程阵列逻辑GAL：Generic Array Logic 通用阵列逻辑CPLD：Complex Programmable Logic Device 复杂可编程逻辑器件FPGA：Field Programmable Gate Array现场可编程门阵
3、列另外，最早使用的PLD是FPLA(Field Programmable Logic Array)现场可编程逻辑阵列，它的与、或阵列均可编程，现在已经很少使用。EPLD是可擦除的可编程逻辑器件Erasable Programmable Logic Device的缩写。有的资料把可擦除的PLD都统称为EPLD，但更一般的是指继PAL、GAL之后推出的一代集成度远高于PAL、GAL，但相对CPLD和FPGA较低的可擦除的可编程逻辑器件。时至今日，生产的绝大多数可编程逻辑器件都是可擦除的了。PROM、EPROM、EEPROM这些存储器也可当作一种可编程器件。它们的与阵列（即地址译码器）是固定的，并且
4、将所有输入变量的最小项全部译出了。而它们的或阵列（即存储阵列）是可编程的。但是实现逻辑函数时，往往只用到一部分最小项，如果用存储器来实现的话芯片的利用率不高。PROM：Programmable Read-Only Memory可编程只读存储器EPROM：Erasable Programmable Read-Only Memory可擦除只读存储器，一般特指UVE-PROM(Ultra-Violet Erasable PROM)EEPROM：Electrically Erasable Programmable Read-Only Memory电可擦除只读存储器其它简单的PLD使用的也较少，目前广泛
5、使用的是CPLD和FPGA。三、PLD发展现状PLD和FPGA的功能基本相同，只是实现原理略有不同，所以我们有时可以忽略这两者的区别，统称为可编程逻辑器件或PLD/FPGA。 PLD是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。PLD能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用PLD来实现。PLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用PLD的在线修改能力，随时修改设计而不必改动硬件电路。使
6、用PLD来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。 PLD的这些优点使得PLD技术在90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言（HDL)的进步。 开发PLD需要了解两个部分,PLD/FPGA开发软件和PLD/FPGA本身。PLD/FPGA开发软件已经发展的相当完善，用户甚至可以不用详细了解PLD的内部结构，也可以用自己熟悉的方法：如原理图输入或HDL语言来完成相当优秀的PLD设计。PLD/FPGA的开发软件包括Altera公司的 QuartusII 、Xilinx 公司的ISE WebPack、Lattice 公司的isplever Ba
7、se。对于PLD产品，一般分为：基于乘积项（Product-Term）技术，EEPROM（或Flash）工艺的中小规模PLD，以及基于查找表（Look-Up table）技术，SRAM工艺的大规模PLD/FPGA。EEPROM工艺的PLD密度小，多用于5,000门以下的小规模设计，适合做复杂的组合逻辑，如译码。SRAM工艺的PLD(FPGA)，密度高，触发器多，多用于10,000门以上的大规模设计，适合做复杂的时序逻辑，如数字信号处理和各种算法。 电子设计自动化（EDA）的实现是与CPLD/FPGA技术的迅速发展息息相关的。CPLD/FPGA是80年代中后期出现的，其特点是具有用户可编程的特性
8、。利用PLD/FPGA，电子系统设计工程师可以在实验室中设计出专用IC，实现系统的集成，从而大大缩短了产品开发、上市的时间，降低了开发成本。此外，CPLD/FPGA还具有静态可重复编程或在线动态重构特性，使硬件的功能可象软件一样通过编程来修改，不仅使设计修改和产品升级变得十分方便，而且极大地提高了电子系统的灵活性和通用能力。 自1985年Xilinx公司推出第一片现场可编程逻辑器件（FPGA）至今，FPGA已经历了十几年的发展历史。在这十几年的发展过程中，以FPGA为代表的数字系统现场集成技术取得了惊人的发展：现场可编程逻辑器件从最初的1200个可利用门，发展到90年代的25万个可利用门，乃至
9、当新世纪来临之即，国际上现场可编程逻辑器件的著名厂商Altera公司、Xilinx公司又陆续推出了数百万门的单片FPGA芯片，将现场可编程器件的集成度提高到一个新的水平。 纵观现场可编程逻辑器件的发展历史，其之所以具有巨大的市场吸引力，根本在于：FPGA不仅可以解决电子系统小型化、低功耗、高可靠性等问题，而且其开发周期短、开发软件投入少、芯片价格不断降低，促使FPGA越来越多地取代了ASIC的市场，特别是对小批量、多品种的产品需求，使FPGA成为首选。 目前，FPGA的主要发展动向是：随着大规模现场可编程逻辑器件的发展，系统设计进入片上可编程系统（SOPC）的新纪元；芯片朝着高密度、低压、低功
10、耗方向挺进；国际各大公司都在积极扩充其IP库，以优化的资源更好的满足用户的需求，扩大市场；特别是引人注目的所谓FPGA动态可重构技术的开拓，将推动数字系统设计观念的巨大转变。四、几种典型的PLDCyclone IV GX可扩展开发平台图1 Cyclone IV GX可扩展开发平台实物图图2 Cyclone IV GX可扩展开发平台原理图Cyclone IV GX可扩展开发平台采用了Altera最新的Cyclone IV GX FPGA器件EP4CGX150DF27，集成8个3.125-Gbps收发器，150,000个逻辑单元(LE)，360个18x18的乘法器，非常适合应用于大批量成本敏感的通
11、讯、数字信号处理和工业控制领域。平台集成了一路SFP光通信接口(适应光通信趋势)、一路千兆以太网口（提供高速网络通信）、2兆字节高速SSRAM(有效配合算法开发需求)、128MByte DDR2内存(适应大容量缓存需求)和USB2.0通讯接口。配置时钟生成芯片，能生成各种需要的时钟，适应各类开发和应用需求， PCI-E 1.1 X4 适应和PC主机高速通讯。CPLD控制并行FLASH进行FPP方式FPGA配置以适应各种快速启动应用，支持多个分页的配置空间，让平台能保存多种硬件电路配置。通过Altera定义的高速HSMC扩展接口扩展各类应用板卡，可配置的FPGA BANK VCCIO，扩展口FP
12、GA 相关BANK的接口电压可选3.3V、2.5V、1.8V和1.5V，目前扩展平台已经设计了十几款扩展子卡，适应于广播、工业、消费类、无线、固网应用，还可以根据客户需要定制具体需求的扩展子卡。Cyclone IV GX可扩展开发平台为您的开发提供一个稳定、可靠、适应各种应用需求的基础平台。主要技术指标：l FPGA：EP4CGX150DF27C8 8个3.125-Gbps收发器，150,000个逻辑单元(LE)，360个18x18的乘法器，6,480Kbit 片内内存l 配置方式：FPP，支持4个配置页l SSRAM同步内存：CY7C1360Cl DDR2 内存：32bit,128MByte
13、l SFP：一路最高支持3.125G通讯速率l 千兆以太网：1路，10M/100M/1000M自适应l USB2.0：从模式USB2.0 FIFOl 时钟生成器：5M-500MHzl 2选1驱动4，时钟驱动l 1个高精度有源时钟晶振l PCIE X4 ：PCI-E 1.1 X4 适应和PC主机高速通讯l 8个DIP开关输入l 4路LED输出l HSMC高速扩展接口l 余量足够的电源支持，12A核心电源，5A的可配置VCCIO电源支持LatticeECP3 系列 莱迪思半导体公司的中档的65nm LatticeECP3 系列,它是业界最低功耗和价格的拥有SERDES 功能的FPGA器件。Latt
14、iceECP3 FPGA系列拥有符合XAUI抖动标准的多协议3.2G SERDES、DDR3存储器接口、强大的DSP功能、高密度的片上存储器,以及多达149K 的LUT,所有这些器件的功耗与价格仅是具有SERDES 功能FPGA的竞争器件的一半。整个LatticeECP3系列器件的制造采用了富士通公司的先进的低功耗工艺,并且是业界唯一的65nm中档、高性价比的FPGA器件系列。LatticeECP3系列有5个成员低功耗LatticeECP3 FPGA系列有5个成员,它们都提供符合标准的多协议3G SERDES 、业界低成本FPGA唯一拥有的DDR3存储器接口、高性能级联DSP slice适用于
15、高性能射频、基带和图像信号处理。LatticeECP3 FPGA还提供中档FPGA系列中最快的LVDS I / O,能够处理1Gbps速率的输入和输出信号,还有高达6.8 M位的嵌入式存储器。逻辑密度的范围从17K LUT到149K LUT,用户的I / O数目高达586个。LatticeECP3 FPGA系列的高性能特性包括以下几个方面：符合10GbE XAUI抖动标准的3.2G Gbps SERDES,每个SERDES模块都具有混合并能够匹配多种协议的能力。包括PCI Express、CPRI、OBSAI、XAUI、Serial RapidIO和千兆位以太网。专门设计了SERDES /PC
16、S块,使短延迟变化的CPRI链路设计能用于远程射频头连接的无线基站。符合SMPTE串行数字接口标准,每个SERDES通道都能单独地支持3G 、HD和SD /DVB -ASI视频广播信号,这种功能是前所未有的。拥有三速率支持功能且无需采用任何过采样技术,能尽可能少地消耗功率。通过组合多个DSP slice,可实现36位x 36位的乘法和累加模块,每个slice都能以500MHz 的频率工作。DSP slices还具有创新的级联功能,能实行宽的ALU及加法树的功能,且不会出现FPGA逻辑的性能瓶颈现象。800Mbps的DDR3存储器接口,并有内置的读和写可调余量的功能。具有输入延时块的1Gbps
17、LVDS I / O,能与高性能的ADC和DAC 相连接。由于拥有这些功能, LatticeECP3 FPGA系列非常适合于大批量的成本和功耗敏感的无线基础设施和有线接入设备的开发,以及视频和图像方面的应用。FPGA：Virtex-5 LXT XC5VLX110T-FFG11361C图3：FPGA：Virtex-5 LXT XC5VLX110T-FFG11361C:Virtex-5 LXT XC5VLX110T-FFG11361C是由Xilinx公司生产的。技术参数如下：串行连接功能：-PCIe：8通道插卡连接器-SFP：2个收发器模块端口（SFP 模块未包含在内）-G_Ethernet：2个
18、千兆网端口-SATA：1个串行 ATA 磁盘驱动器接口连接器（SATA 电缆未包含在内）-SMA：4对用于实现板外 GTP 收发器连接功能的 SMA 端口，其中2对SMA RX，2对SMA TX-USB：1个 USB 2.0 端口（USB 接口电缆未包含在内）并行扩展插座-两个samtec 高速扩展插座，每个插座提供120个并行IO。存储器资源：- 200引脚 1.8V SODIMM 插座，带有 256MB（32M x 64位）DDR2 SDRAM器件配置：- 利用 FLASH实现BPI重配置支持- 通过板上平台闪存实现的器件配置，或利用 Xilinx 平台电缆 USB 进行下载支持的 Xilinx LogiCORE IP：- 提供 X1、X2、X4 和 X8 配置的 PCI Express 端点设计时钟控制：- 2个板上时钟源、2个差分 SMA 时钟输入- 2个可编程时钟综合器芯片，用于支持 DDR2 存储器接口、10/100/1000 Mb 以太网协议、SATA、光纤通道、Aurora 和其它串行 GTP 波特率其它：- 用户按钮开关和 LED- 用户DIP
