《数字电子时钟.docx》由会员分享，可在线阅读，更多相关《数字电子时钟.docx（17页珍藏版）》请在三一办公上搜索。
1、电子时钟 摘 要 钟表作为一种定时工具被广泛的使用在生产生活的各方面。人类最初依靠太阳的角度来进行定时，所以受天气的影响比较大，为了克服依靠自然现象定时的缺点人们发明的机器钟表，电子钟表一系列的定时工具。电子钟表具有价格便宜，质量轻，定时误差小等优点，被广泛的应用在生产，生活的各个方面。由于电子钟的能提供精确又被广泛的运用在测量之中。此数字电子钟采用555定时器提供定时脉冲，74LS90、74LS47集成块作为计时模块，8段数码显示管作为显示工具。其设计的产品可以广泛的用于公共场所，匾额装饰，以及教学等方面。关键字：电子时钟；555定时器；分频器；目 录摘要I1.绪论11.1课题的目的11.3
2、课题任务和要求12.电子时钟设计方案12.1设计步骤12.2设计方案23.硬件简介33.1主要器件简介34.电子时钟电路设计64.1时钟信号设计64.2 60进制设计74.3 24进制设计84.4译码电路设计94.5校时电路设计95.系统仿真调试105.1时钟运行及功能的调试10总结11参考文献12附录1系统仿真所用元器件清单13附录2系统仿真原理图141绪论1.1课题的目的课程设计是在校学生素质教育的重要环节，是理论与实践相结合的桥梁和纽带。通过课程设计，使学生加巩固和加深对电子电路基本知识的理解， 掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；进一步巩固所学的理论
3、知识，提高运用所学知识分析和解决实际问题的能力；提高电路布局布线及检查和排除故障的能力；培养书写综合实验报告的能力。以及学会查寻资料、方案设计、方案比较，以及单元电路设计计算等环节，进一步提高学生综合运用所学知识的能力，提高分析解决实际问题的能力。锻炼分析、解决电子电路问题的实际本领，通过此综合训练,为以后毕业设计打下一定的基础。1.2课题任务和要求 用中小规模集成芯片设计多功能数字钟，具有以下功能: 1.准确计时，以数字形式显示时(0023)、分(0059)、秒(0059)的时间。 2.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。 路的构成用，器数码管、分立元件、
4、中规模集成芯片进行课程设计。2 电子时钟设计方案2.1 设计步骤在熟悉课题，明确任务的基础上，查阅相关资料，理清设计思路，综合考虑总的设计时间和各部分设计所需时间，最终决定将本次设计分五大步进行。（1）熟悉课题，明确任务，查阅相关资料，确定总体设计方案；（2）根据各部分的功能划分功能模块，确定每一模块的硬件组成，合理选取具有相应功能的器件；（3）进行硬件设计，把各器件组成相应功能的模块，并把各功能模块进行电气连接，形成总的功能系统；（4）进行软件设计，编写程序，实现各模块功能，使整个系统能够良好的运行；（5）进行仿真调试，检查各模块功能能否完全实现，综合考虑系统的灵活性、稳定性、误差大小及测温
5、效率调整各器件的各项参数。使系统的处在最佳性能状态。经分析总结，确定总的设计流程如图2.1所示。图2.1设计步骤2.2设计方案 数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天2
6、4h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图2.2如下: 秒显示器分显示器时显示器秒译码器分译码器时译码器秒计数器分计数器时计数器时钟校准秒脉冲555振荡器 图2.2数字电子钟系统框图3.硬件简介3.1 主要器件简介3.1.1 555定时器555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信
7、号的产生、变换、控制与检测。目前生产的定时器有双极型和CMOS两种类型，其型号分别有NE555（或5G555）和C7555等多种。它们的结构及工作原理基本相同。通常，双极型定时器具有较大的驱动能力，而CMOS定时电路具有低功耗输入阻抗高等优点。555定时器工作的电源电压很宽，并可承受较大的负载电流。双极型定时器电源电电压范围为516V，最大负载电流可达200mA；CMOS定时器电源电压范围为516V，最大负载电流在4mA以下。555定时器引脚图如图3.1所示。 图3.1 555定时器引脚图555定时器功能表如表3.2所示。表3.2 555定时器功能表复位（）阈值输入（）触发输入（）输出（）放电
8、管（T）0 0导通 1 1截止 1 0导通 1 不变不变3.1.2数码显示管译码输出 数码显示管译码输出显示采用74LS47 BCD-七段显示译码器将分频器发送过来的BCD编码的时间信息转换成数码管可显示的字符。真值表如下: 表格3.3输入输出数字A1 A2 A3 A4Ya Yb Yc Yd Ye Yf Yg 字 形01234567890 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 00 1 1 0 0
9、 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 101234567891011121314151 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 03.1.3 74LS90的功能 74LS90计数器是一种中规模二一五进制计数器，其引脚如图3.5所示，功能表如表3.4所示。 表3.4复位输入输出R1 R2 S1 S2 QD
10、QC QB QAH H L H H L H HX L LL L L L L L L L L LL L L LH L L H计 数计 数计 数计 数 A 将输出QA与输入B相接，构成8421BCD码计数器；B 将输出QD与输入A相接，构成5421BCD码计数器；C 表中H为高电平、L为低电平、为不定状态。74LS90逻辑电路图如图3.6-1所示，它由四个主从JK触发器和一些附加门电路组成，整个电路可分两部分，其中FA触发器构成一位二进制计数器；FD、FC、FB构成异步五进制计数器，在74LS90计数器电路中，设有专用置“0”端R1、R2和置位（置“9”）端S1、S2。74LS90具有如下的五种基
11、本工作方式：（1）五分频：即由FD、FC、和FB组成的异步五进制计数器工作方式。（2）十分频（8421码）：将QA与CK2联接，可构成8421码十分频电路。 （3）六分频：在十分频（8421码）的基础上，将QB端接R1，QC端接R2。其计数顺序为000101，当第六个脉冲作用后，出现状态QCQBQA=110，利用QBQC=11反馈到R1和R2的方式使电路置“0”。 （4） 九分频：QAR1、QDR2，构成原理同六分频。（5）十分频（5421码）：将五进制计数器的输出端QD接二进制计数器的脉冲输入端CK1，即可构成5421码十分频工作方式。 此外，据功能表可知，构成上述五种工作方式时，S1、S2
12、端最少应有一端接地；构成五分频和十分频时，R1、R2端亦必须有一端接地。 图3.5 74LS90引脚图4 电子时钟电路设计4.1 时钟信号设计555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛应用于信号的产生、变换、控制与检测。本次设计中的标准时钟脉冲信号源正是由集成电路定时器555与RC组成的多谐振荡器构成。其电路图如图4.1所示。 图4.1标准时钟脉冲信号源 接通电源后，电容C2被充电，Vc上升，当Vc上升到2Vcc/3时，触发器被复位，同时放电BJT T导通，此时Vo为低电平，电容C2通过Rp和T放电，
13、使Vc下降。当Vc下降到Vcc/3时，触发器又被置位，Vo翻转为高电平。电容器C2放电所需的时间为 tPL=Rp C2 ln20.7 Rp C2 当C2放电结束时，T截止，Vcc将通过R1、Rp向电容器C2充电，Vc由Vcc/3上升到2Vcc/3所需的时间为 tPH=(R1+ Rp)C2 ln20.7 (R1+ Rp) C2当Vc上升到2Vcc/3时，触发器又发生翻转，如此周而复始，在输出端就得到了一个周期性的方波，其频率为 f=1 / (tPL+tPH) 1.43 / (R1+2 Rp) C2通过计算可以得出各元件的参数，由于555内部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受
14、电源电压和温度变化的影响很小。4.2 60进制计数器设计 用2块74LS90实现60进制计数第一块正常计数计数满十， Q3引脚输出一个计数脉冲并置输出引脚为0，当第二快计数满六时Q3引脚输出一个计数脉冲并置输出脚为0。接线图如图4.2所示： 图4.2 60进制计数器接线图 4.3 24进制计数器设计采用两块74LS90进制异步计数器来实现二十四进制计数器第一块用做个位数，第一块用做是为计数第二块设为三进制计数器，第一块当第二块为0,1时采用十进制计数，当第二块为2时采用4进制计数，从而实现24进制的计数。接线图如图4.3所示： 图4.3 24进制计数器接线图4.4 译码电路设计 74LS47
15、BCD-七段显示译码器具有16引脚。a,b,c,d,e,f,g接数码显示管a,b,c,d,e,f,g。LT,RBI,BI/RBO引脚接5v电源，这里5v电源代表逻辑1。A、B、C、D引脚叫BCD码的输入端 接线图如图4.4所示： 图4.4 译码显示接线图4.5 校时电路设计采用开关脉冲，利用上拉电阻以及多线与非门达到校时的目的。其中分钟增减的变化并不会影响小时的变化。其原理结构如图4.5所示： 图4.5 校时电路原理接线图5 系统仿真调试5.1 时钟运行及功能的调试 通过对系统的长时间的调试和观察，系统各项功能已经达到了设计要求。 时钟在运行过程中可调节时钟脉冲信号源的R5来校准时钟，而其R5
16、大小可由计算公式： f=1 / (tPL+tPH) 1.43 / (R3+2 R5) C1 即 R5=67k即可准确调整出R5的值，即可校出准确的时钟时间。通过调整开关SW1和SW2可以较为准确的调整时钟，通过仿真可以更加直观的观测到。系统仿真如图5.1：图5.1 系统仿真调试图总 结虽然我们学习了模电和数电，对电子技术有了一些初步了解，但那都是一些理论的东西。通过这次数字电子钟的课程设计，我们才把学到的东西与实践相结合。从中对我们学的知识有了更进一步的理解。 为期两周的课程设计使我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相
17、关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。设计本身并不是有很重要的意义，而是同学们对待问题时的态度和处理事情的能力。同时对普通计数器如何构成n进制计数器有了更深的了解和掌握，对自我的实际操作能力也有了很高的提升。在电脑制作文档的过程中，我也对办公软件有了更进一步的了解，使我对办公软件有了更深层次的掌握。 此课程设计现已基本达到预期的目标和功能，经过调试和设计过程中遇到的难点知道想设计出一个完整的产品并不是一件容易的事，我在这方面还懂得不多，因此我将在以后的时间中加强这方面的学习，使自己在设计方面有更大的进步和发展
18、。最后，我认为自己的设计还是不够完善，其中还有一些地方应该得到改进，我相信再以后的学习中我会更加努力希望在设计方面有所发展。参考文献1张克农.数字电子技术. 高教出版社出版.第一版.2006年2彭介华.电子技术课程设计指导.高教出版社出版.第一版.2002年3曾建唐.电工电子基础实践教程.机械工业出版社.2002年4康光华.电子技术基础.高教出版社出版.第四版.1999年 附录1 系统仿真所用元器件清单名称 规格 数量 备注74LS90674LS4765551RES67K1RES10K17SEG-COM-ANLDE6CAP0.1uF1CAP10uF1PULLUP2BUTTON274LS20374LS10274LS042POWER5V11GROUND10BUS6七线总线附录2 系统仿真原理图17
