5123通信一体化综合实训系统使用指导(信道仿真部分).docx

《5123通信一体化综合实训系统使用指导(信道仿真部分).docx》由会员分享，可在线阅读，更多相关《5123通信一体化综合实训系统使用指导(信道仿真部分).docx（47页珍藏版）》请在三一办公上搜索。

1、信道仿真实训部分指导书信道仿真 目 录第一章 信道仿真部分的结构与功能设置11.1.电路组成11.2.白噪声发生器模块31.3.通道模块81.4.A/D模块111.5.FPGA模块131.6.D/A模块151.7.显示模块171.8.FPGA初始化模块211.9.信道仿真平台用户界面的使用24第二章 恒参白噪声信道26实验一 白噪声特性测量26第三章 衰落信道模型29实验一 瑞利衰落信道特性测试与仿真29实验二 莱斯衰落信道特性测量与仿真33实验三 二径衰落信道特性测量与仿真37实验四 非线性信道、硬限幅信道特性测量41附录一：信道仿真平台模式设置44第一章 信道仿真部分的结构与功能设置1.1

2、. 电路组成在信道仿真平台中，主要提供了以下几项功能：1、 高斯白噪声发生器：产生一窄带高斯白噪声。2、 对常用信道的仿真（电路模拟）：如光纤信道、无线衰落信道、非线性信道及硬限幅信道等等。在电路组成上，主要包括以下几个主要部分：1、 白噪声发生模块；2、 通道模块；3、 A/D模块；4、 FPGA模块；5、 D/A模块；6、 显示控制模块；7、 FPGA初始化模块。在平台上具有友好的人机接口界面，学生可以通过键盘和液晶显示器选择相应的工作模式和设置有关参数。信道仿真平台通过下面几个端口与外部进行连接：1. 中频入-1（S001，左上方的中频连接器）：为中频信号第一路输入端。输入信号来自通原部

3、分调制后的中频输出信号，输入信号电平正常为1.5Vp-p到2Vp-p。2. 中频出-1（B002，左下方的中频连接器）：为第一路中频信号输出端。信道仿真平台对来自“中频入-1”的中频信号进行处理（加噪、多径、非线性等），最终由“中频出-1”输出，输出信号电平正常为1.5Vp-p到2Vp-p。3. 中频入-2（B001，右上方的中频连接器）：为中频信号第二路输入端。输入信号来自通原部分调制后的中频输出信号，输入信号电平正常为1.5Vp-p到2Vp-p。4. 中频出-2（S002，右下方的中频连接器）：为中频信号第二路输出端。信道仿真平台对来自“中频入-2”的中频信号进行处理（加噪），最终由“中频

4、出-2”输出，输出信号电平正常为1.5Vp-p到2Vp-p。5. 外部测试信号、地（J003）（位于通道模块下部）：为测试信号输入端，用于向信道仿真平台中送入各种测试信号。在信道仿真平台中，第一输入中频通道与第二输入中频通道的处理方式不完全相同，分别如图1-1、图1-2所示。图1-1 第一输入中频通道的信号处理流程图1-2 第二输入中频通道的信号处理流程对于第一输入中频通道，其中频可以通过下面几种信道类型：1、 加噪信道；2、 瑞利衰落信道；3、 莱斯衰落信道；4、 二径衰落信道；5、 非线性信道；对于其中的类型1通过外部硬件仿真，其它类型信道通过FPGA进行仿真。对于第二个中频通道，其中频可

5、以通过下面的信道类型：1、 加噪信道；在信道仿真平台中，噪声的产生是通过FPGA产生的伪随机码，经外部处理获取，其特性与高斯特性能较好地吻合。对在实验中所需采用的信道类型，必须通过相应的跳线开关选择相应的通道模式，具体设置方式见附录一。1.2. 白噪声发生器模块周期性m序列的谱特性具有白噪声特性，在白噪声模块中利用这一性质产生一高性能的噪声源。但一般m序列由于状态数有限，产生的信号随机性不强，且分布一般不为高斯分布。为了能产生所需要的白噪声，采用了以下技术措施：1、 m序噪声特性与其周期长度有关，周期越长，越接近白噪声谱。在FPGA中选用了的长m序列。2、 并在m序列中加入了一定的扰动技术，使

6、其性能更好。3、 另外，还采用了高速率驱动时钟（24.480MHz），使产生的噪声谱很宽，而系统中所使用的只截取其频带的一小部分。采用这些措施后，噪声分布更接近理想噪声，能满足本实验实训系统的要求。白噪声发生模块电路框图如图1-3所示。在该模块中信号流程如下：由FPGA输出的24.480MHz的m序列经U103A、U103B缓冲后，经由U104A进行隔离放大。U104B、U105A组成了2MHz的标准四阶Butterworth低通滤波器，这样在TP102上可测得其输出波形。U105B起到输出隔离作用。在后面的电路中，U105B的输出可到达两个电路模块：一是由U106A、U106B组成950KH

7、z到1050KHz的带通滤波器，另一个电路模块是由U107A、U107B组成128KHz的低通滤波器。这样，选择开关K104四个跳线位置从右到左分别对应以下四种信号：1、 0到2MHz的宽带噪声信号；2、 950KHZ到1050KHz通带噪声信号；3、 0Hz到128KHz的窄带噪声信号；4、 地端（无噪声信号）；可在K104上通过短路器选择不同的噪声信号送入后续电路。该模块的电原理图见图1-4所示。在噪声发生模块中，测试点的安排如下：1、 TP101：FPGA输出的原始m序列；2、 TP102：经2MHz低通滤波器之后的噪声测试点；3、 TP103：9501050KHz带通滤波器的输入信号；

8、4、 TP104：128KHz低通滤波器的输入信号；5、 TP105：9501050KHz通带白噪声信号；6、 TP106：128KHz窄带噪声信号；7、 TP107：放大之后的噪声信号（包含三种类型噪声）；在该模块中，跳线器的安排如下：1、 K102用于选择测试信号或宽带白噪声信号：（1） K102置于1-2（短路器置于左端），则在TP105产生一通带白噪声信号；（2） K102置于2-3（短路器置于右端），可利用外部测试信号测量9501050KHz带通滤波器的带通特性；2、 K103用于选择测试信号或宽带白噪声信号：（1） K103置于1-2端（短路器置于左端），则在TP106产生一窄带白

9、噪声信号；（2） K103置于2-3（短路器置于右端），可利用外部测试信号测量128KHz低通滤波器的带通特性；3、 K104用于选择TP107输出噪声类型：（1） K104置于1-2，则产生2MHz的宽带噪声；（2） K104置于3-4，则产生一950-1050KHz的通带白噪声；（3） K104置于5-6，则产生一128KHz窄带白噪声；（4） K104置于7-8，无噪声信号输出；K104在电路板上没有明显的脚标记，其放置如下（其与PCB板的位置完全一致），K104通常选择3-4（可对通道加入中频噪声）或7-8（取消加噪声模式）连接方式：加噪时K104的设置见图1-3所示：图1-3 加噪时

10、K104的设置无加噪时K104的设置见图1-4所示：图1-4 无加噪时K104的设置在白噪声模块中，电位器W101用来控制输出噪声的大小。图1-5 白噪声发生器模块框图1.3. 通道模块通道模块主要完成信号的选择、噪声的加入等功能。该模块的框图如图1.3-1所示。该模块的电原理图见图1.3-2所示。在信道仿真平台中对第一输入中频信号进行非线性衰落处理，同时还可进行加噪处理。在通道模块中将以如下三种方式对信号进行处理：1、 第一输入中频信号的非线性衰落处理；2、 第一输入原始中频信号直通传输；3、 第一输入中频信号上的白噪声信号叠加；通过设置开关K201可对第一输入中频信号进行以上三种方式的处理

11、：第一种处理方式：原始信号输出。这时跳线器K201的设置为3-4。具体设置如图1-7：图 1-7第二种处理方式：原始信号噪声信号输出。这时跳线器K201的设置为3-4、5-6。具体设置如图1-8，用W101调节输出噪声大小：图 1-8第三种处理方式：非线性衰落处理输出。这时跳线器K201的设置为1-2。具体设置如图1-9：图 1-9K201的其它跳线状态一般使用较少。以上两种处理方式实际上是对三种信号的选择与合路，这主要由运放U201B完成，而U201A是对原始的第一输入中频信号进行缓冲。对于第二输入中频信号，在信道仿真平台中主要是完成加噪功能。U202B是完成第二输入中频与噪声的合路，U20

12、2A是合路之后的输出缓冲。在通道模块中，测试点的安排如下：1、 TP201：第一输入中频信号测试点（对第一输入中频具有全仿真功能）；2、 TP202：第二输入中频输出信号（对第二输入中频仅有加噪声功能）3、 TP203：对第一输入中频处理之后输出信号测试点；4、 TP204：第二输入中频信号测试点；图1-10 通道模块方框图1.4. A/D模块A/D模块将输入的中频信号进行数字化，以便送入FPAG模块中进行各种信道的仿真数字处理。A/D模块完成以下三方面的功能：1、 首先经过四阶低通滤波器：将带外噪声或干扰滤除，消除A/D采样时的折叠噪声；2、 再进行直流电平调整：以满足A/D对信号直流偏置的

13、要求（使TPF03的直流电平为1.60V左右）；3、 经TLC5510芯片将第一输入中频信号进行量化（A/D），并送入FPGA中进行衰落或非线性处理；KF01用于选择测试信号还是第一输入中频信号。当KF01处于2-3位置时，将选择外部测试信号用于测试低通滤波器的性能，外部测试信号由“外部测试信号”和地（J003）端加入；当KF01处于1-2位置时，将选择第一输入中频信号。UF01A、UF01B组成了2MHz的低通滤波器，这是一个增益为0dB的标准Butterworth低通滤波器。该滤波器的目的是滤除信号的带外噪声，同时也是用于A/D之前的抗混叠滤波。UF02B完成对信号的电平调整，使输入信号的

14、电平在最佳的量化范围内。最后，经过直流电平偏置调整，保证在无输入信号时（S001无信号输入）A/D输出为128（十进制数）。A/D模块的框图见图1-12，A/D模块的电原理图见图1-13。在A/D模块中，测试点的安排如下：1、 TPF01：第一输入中频信号；2、 TPF02：低通滤波器输出信号；3、 PTF03：直流偏置之后的中频信号；4、 TPF04：A/D符号比特；图1-12 A/D模块框图1.5. FPGA模块其电原理图见图1-14。UG01是一片大规模FPGA器件，主要完成各种无线信道模型的电路仿真。学生可以通过操作界面选择不同的信道仿真模型，主要有以下几种：1、 瑞衰落模型2、 莱斯

15、衰落模型3、 二径衰落模型4、 非线性信道模型5、 硬限幅模型 在以上不同的信道模型下，由FPGA初始化模块通过DCLK、CONFIG_DONE、nCONFIG、nSTATUS、DATA0五根信号线根据初始化时序完成对FPGA的初始化。UG04是驱动FPGA的主时钟，由其产生A/D、D/A采样的主时钟（采样速率为4.096MHz）。AD7、AD6、AD5、AD4、AD3、AD2、AD1、AD0与A/D采样数据接口，FPGA读入A/D样点后，按相应的模型算法进行处理，将处理之后的结果送D/A输出。DA7、DA6、DA5、DA4、DA3、DA2、DA1、DA0是FPGA与D/A器件进行数据接口。S

16、T0、ST1是完成对FPGA参数设置的数据线与时钟线（这儿的参数设置如时延、信号辐度等等），ST2、ST3在系统中没有采用。UG02、UG03分别是2.5V和3.3V的稳压器，它们对FPGA提供所需电源电压。1.6. D/A模块FPGA按相应的信道模型处理之后的数字中频信号，需要经D/A模块还原成模拟中频信号，并在该模块中同时完成滤波（以便将高次谐波信号滤除）、放大（使信号电平达到相应的要求）等功能。D/A模块由UE01（AD7528）、UE02（TLE2072）、UE03（TLE2072）组成。UE01是一个双路D/A模块，在该模块中仅采用了其A通道。D/A的数字样点信号由DA7、DA6、D

17、A5、DA4、DA3、DA2、DA1、DA0管脚输入，另外管脚CLK_DA是U801的数据输入时钟，在该时钟的上升沿，管脚上的数字信号DA7、DA6、DA5、DA4、DA3、DA2、DA1、DA0进行D/A器件。UE02A是D/A的输出运放，在UE02A的1脚上可测出具有阶梯的模拟信号，该信号除了含有所需的基带信号外，还包括高次谐波。UE02B、UE03A组成2MHz的低通滤波器以滤除信号中的高阶谐波分量，UE03B对信号电平进行放大输出，送到后面的通道模块中。在D/A模块中，选择开关KE01是用于测试2MHz低通滤波器的频响性能。当它们置于2-3位置（短路器置于右端）时，选择外部测试信号，可

18、从外部信号输入端J002（信号）、J003（地）处加入测试正弦波信号进行测试；当它们置于1-2位置（短路器置于左端）时，将选择D/A通道输出的模拟信号，即进入正常工作状态。该模块的电路框图见图1-15。该模块的电路图见图1-16。在D/A模块中，测试点的安排如下：1、 TPE01：D/A输出信号；2、 TPE02：经低通滤波器输出的模拟信号；图1-15 D/A模块框图1.7. 显示控制模块在信道仿真平台中，有许多操作需要与学生进行交互，这一功能主要在显示控制模块中完成。显示控制模块通过一片微处理机接收学生的键盘输入，通过液晶显示器显示，并对相应硬件模块进行初始化。UC01（89C52）、UC0

19、2（X25045）、UC03（74ALS373）、UC04（28F512）、UC05（74ALS138）构成了一个最基本的8031系统。UC01是MCS51单片机，它是该模块的核心，运行显示控制模块的软件。UC02完成对UC01的上电复位与对电源电压的监视，如果电源电压波动太大或瞬间掉电引起部分电路的工作不正常，UC02输出一高电平复位脉冲，对UC01进行复位使其工作正常。UC03是MCS51的低位地址锁存器，用于对外部程序或数据区进行寻址。UC04存贮显示控制模块的所有软件（程序区为64K字节），MCS51运行时从中读取相应的软件指令并进行执行。UC06（74ALS374）、UC07（74A

20、LS374）、UC08（74ALS244）为MCS51的并口，主要用于对系统的初始化与相关参数的设置。UC06的低两位用于对系统硬件进行复位，RESETH用于复位那些需要高电平复位的器件（如FPGA初始化功能模块），RESETL用于复位需要低电平复位的器件（此线没有使用）。MCS51复位后首先对各功能模块进行复位，然后进入后继处理，RESETH、RESETL在该过程中需进行设置，在以后的功能设置中也会用到。SET_FPGA0，SET_FPGA1，SET_FPGA2，SET_FPGA3为控制FPGA初始化模式选择，选择向FPGA器件中下载那个工作软件（因为在不同的信道模式下，FPGA内部结构不同

21、）。UC07的ROW1，ROW2两根信号线用于键盘扫描；信号线D8C为液晶显示器的数据/命令选择，低电平表示（DD0DD7）将向液晶显示器中送显示数据，高电平压表示（DD0.DD7）将液晶显示器中写控制命令；信号线DISPRW用于液晶显示器的读写控制；信号线ST0，ST1用于对FPGA的初始化参数的设置，ST0是时钟信号，ST1是数据信号。UC08、UC09为模块的数据存贮区，目前此两器件未使用：MCS51的ROW1，ROW2，COL1，COL2，COL3五根信号线组成对健盘的信号扫描，通过该五根线可以判目前学生已按下哪一个键，从而执行相应的操作。其中ROW1，ROW2为信号输出线，COL1，

22、COL2，COL3为信号输入线。键盘扫过程如下：1、 ROW1、ROW2初始化为低电平；2、 首先在ROW1信号线上置成高电平，检测COL1、COL2、COL3哪根线出现高电平，则可判断哪个键已按下；3、 然后在ROW1置成低电平、ROW置成高电平，检测COL1、COL2、COL3哪根线出现高电平，则可判断哪个键已按下；4、 ROW2置成低电平，返回步骤继续进行；JC01为液晶显示器的接口插座，通过该接口完成对液晶的初始化与显示控制。显示控制模块的工作过程如下：1、 系统上电复位（或学生从操作界面按复位按钮），89C52从主程序入口处开始执行；2、 通过RESETH，RESETL对相应模块进行

23、复位。3、 学生通过操作界面选择某一工作模式，根据学生的选择MCS51通过并口由SET_FPGA0、SET_FPGA1、SET_FPGA2、SET_FPGA3四根信号线设置FPGA初始化单元的模式：见表1.14-1所示。4、 复位FPGA初始化模块，使其按要求进行初始化。5、 FPGA初始化模块根据（SET_FPGA3, SET_FPGA2, SET_FPGA1, SET_FPGA0）对FPGA进行初始化。（例如瑞利衰落模式与二径衰落模式的初始化数据是不一样的）。6、 MCS51显示系统的设置状态（例如由小手状态变成打勾状态）。7、 延时5秒后，各模块进入正常工作状态。8、 显示控制模块继续等

24、待处理学生的输入，接收学生的命令。表1.14-1 四根信号线设置FPGA初始化单元的模式（SET_FPGA3,SET_FPGA2,SET_FPGA1,SET_FPGA0）模式0000瑞利衰落模式0001莱斯衰落模式0010二径衰落模式0011非线性模式0100硬限幅模式其它保留（用于系统扩充）其电原理图见图1-17所示。该模块一般不提供实验项目。1.8. FPGA初始化模块FPGA初始化模块根据信道仿真平台人机界面的选择，对FPGA进行不同初始化配置，其主要由一片处理机完成。FPGA初始化模块受SET_FPGA0, SET_FPGA1, SET_FPGA2, SET_FPGA3四根信号线控制。

25、UD01（89C52）、UD02（74ALS373）、UD03（29F040）构成了一个最基本的8031系统。UD01是该模块的主处理器，FPGA的初始化程序在UD01中执行，该程序按Altera的EP1K30器件的下载时序进行。UD02是MCS51的地址锁存器，用于锁存MCS51的低位地址，以便对系统的程序区或数据区进行寻址。UD03是MCS51的数据区，通过A16,A17,A18进行了地址扩展，数据区的容量是4M比特，在该数据区中主要存贮FPGA的初始化数据，可容纳8种EP1K30的配置数据。UD04（EPC2）、J302在系统中末采用。FPGA初始化模块根据来自显示控制模块的四根信号线（

26、SET_FPGA3, SET_FPGA2, SET_FPGA1, SET_FPGA0）选择相应的初始化数据对EP1K30进行初始化,初始化信号线由MCS51的P1口上五个脚组成，其与EP1K30的管脚直接相连。这五根初始化信号线为：1. nConfig 信号线：一个低脉冲指示一个新的初始化开始。 2. Dclk 信号线：初始化时钟。3. Data0 信号线：初始化数据。其在初始化时钟的推动下进入EP1K30，完成对相应逻辑阵列的初始化。4. nStatus 信号线：初始化过程状态指示信号，如果在初始化过程中出现错，该信号线产生一低电平脉冲。5. Config_Done 信号线：初始化结束指示，

27、在初始化过程中，该脚为低电平，一旦初始化结束，该脚为高电平。FPGA初始化模块是在显示控制模块的控制下完成初始化工作。当显示控制模块需要对FPGA进行初始化时，通过向FPGA初始化模块发出命令（SET_FPGA3, SET_FPGA2, SET_FPGA1, SET_FPGA0），并对其进行复位。FPGA初始化模块在复位后，读取（SET_FPGA3, SET_FPGA2, SET_FPGA1, SET_FPGA0）上的命令，按显示控制模块的要求对EP1K30下载不同的初始化程序。FPGA初始化模块在初始化过程中，首先使发光二极管DD01熄灭，然后利用上述五根初始化信号线对EP1K30初始化。当

28、初始化完成，发光二极管DD01点亮，并通过MCS51上的11脚INIT_END通知显示控制模块。只有当D301点亮之后，系统才可以对后面的事件进行处理。在该模块中，还设置了FPGA计算机下载端口JD01。学生在进行二次开发时，只需将单片机UD01拔掉（否则计算机并口信号会与UD01的管脚信号短路，有可能会损坏部件），将计算机下载电缆插入JD01（注意：插入电缆的方向不能错），即可按学生要求完成相应的初始化。学生在进行FPGA程序设计时，EP1K30的输入/输出管脚不能搞错，否则容易损坏芯片。FPGA初始化模块电原理图见图1-18所示。1.9. 信道仿真平台用户界面的使用在信道仿真平台中，其主要

29、包括加噪信道、瑞利衰落信道、莱斯衰落信道、二径衰落信道、非线性信道、硬限幅信道、光纤信道及常用接口电路。其中瑞利衰落信道、莱斯衰落信道、二径衰落信道、非线性信道、硬限幅信道是通过FPGA算法来实现的。在不同的信道下，需初始化不同的FPGA程序，并对它们进行一定的管理。这些都是通过用户界面提供给用户进行选择、控制。在系统加电之后，系统按照上次用户选择的模式进行初始化，在这期间初始化灯（DD01）熄灭。当初始化完成之后，初始化灯亮。在这之后大约再经过5秒钟，完成相应模式参数的设置。在这过程中，液晶显示器一直显示以下内容：信道仿真平台完成初始化与参数设定后，液晶显示：通信信道选择此时将等待用户的输入

30、，用户必须按下箭头（除复位键外，其它键将不起作用），将进入前一次用户选择的界面。用户通过上、下箭头进行下列菜单选项：菜单：通信信道选择（在该菜单上只有下箭头起作用）菜单：瑞利衰落模型菜单：莱斯衰落模型菜单：二径衰落模型菜单：第一路径幅度菜单：第二路径幅度菜单：第二路径时延菜单：非线性模型菜单：硬限幅模型（在该菜单上只有上箭头起作用）通过上下箭头，用户可以在菜单到菜单9之间移动，对已选择的模式或参数的菜单打勾，否则显示小手。如要选择某一种模式，当移至该菜单时按确认键即可。如果要对参数进行选择，首先进入该菜单，按 对参数大小进行调整，然后按确认键即可。当用户在菜单2到菜单9任一菜单上进行确认时，系

31、统对用户选择的模式进行初始化，在这期间初始化灯（DD01）熄灭。当初始化完成之后，初始化灯亮，并且在该菜单上打勾。示例1：在信道仿真平台中选择“非线性模式”1、 加电，显示通信信道选择 ；2、 等DD01灯亮（大约15秒左右）；显示通信信道选择 ；3、 按V键；显示任意4、 按V键在菜单中移动，到非线性模型5、 按“确认”键，DD01熄灭；6、 等等DD01灯亮（大约15秒左右），非线性模型 右边打勾示例2：在信道仿真平台中设置第二路径幅度0.51、 加电，显示通信信道选择 ；2、 等DD01灯亮（大约15秒左右）；显示通信信道选择 ；3、 按V键；显示任意4、 按V键在菜单中移动，到第二路径

32、幅度5、 按 对参数大小进行调整，直致显示值为0.5；6、 按“确认”键；7、 等等在 0.5 的右边打勾注：对上面没有提到的键，目前暂未使用。第二章 恒参白噪声信道实验一 白噪声特性测量一、 实验目的1、 了解白噪声的性质与特点；2、 掌握噪声对通信系统性能的影响；二、 预备知识1、 白噪声信号的相关特性；2、 白噪声的功率谱；三、 实验仪器1、 JH5123通信一体化综合实验实训系统（含函数信号发生器、信道仿真平台）一台；2、20MHz示波器一台；四、 实验原理通信系统的主要目的是传输信源信息，但由于信道中的噪声影响，信息传输的可靠性受到了影响。因而，对传输系统研究主要的目标是噪声环境中设

33、计相应的传输信号，以达到可靠传输信息的目的。在通信信道中最常见的是加性高斯白噪声，加性高斯白噪声的特点主要在以下两个方面：一是其功率谱在各频点的均匀性，另一个是在幅度上分布服从高斯分布。高斯白噪声产生的方法很多，最常用的是将齐纳二极管进行临界反向偏置，使流经二级管的反向电流具有微弱波动性，将该信号进行宽带放大处理，即可获得所需的白噪声信号。另一个方法是采用伪随机码信号产生，在信道仿真平台中就是采用这种方法。在K104的1、3、5、7脚分别对应以下三种信号：1、 0到2MHz的宽带噪声信号；2、 950KHZ到1050KHz通带噪声信号；3、 0Hz到128KHz的窄带噪声信号；4、 地（无噪声

34、）；因而，在K104上通过短路器可选择不同的信号送入后续电路。K104在电路板上没有明显的脚标记，其放置如图2-1所示（其与PCB板是的位置完全一致），K104通常选择3-4（可对通道加入中频噪声）或7-8（取消加噪声模式）连接方式。加噪时K104的设置（可在1-2、3-4、5-6位置选择各类不同噪声信号）图2-1 加噪时K104设置无加噪的K104的设置图2-2 无加噪时K104设置在白噪声模块中，电位器W101用来控制输出噪声的大小。五、 实验步骤1、 开关的状态设置如下：（1） K102设置在1-2状态（跳线器置于左端）；（2） K103设置在1-2状态（跳线器置于左端）；2、 伪码特性

35、观察：测量TP101波形；3、 2MHz噪声源分析：观察TP102信号波形。4、 通带噪声源观察：测量TP105的信号波形。5、 窄带噪声源观察：测量TP106窄带噪声源。6、 信号+噪声观察：在第一输入中频通道的输入端中频入-1端加入1MHz的信号，K201设置成3-4、5-6，如图2-3所示：图2-3 加噪时K201设置分别测量TP201（输入）、TP202（输出）在有噪声与无噪声情况下的波形。在加噪时K104的设置如图2-1所示，无加噪时K104的设置见图2-2所示。通过电位器W101调整输出噪声的大小。7、将信道仿真模块插入通原部分的“中频输出”与“中频输入”之间，在交换局模块A、B间

36、通过呼叫接通话音链路，感受在不同噪声影响下的主观通话质量变化情况。六、 实验报告1、 简述各种噪声源的特性；2、 根据感受在不同噪声影响下的主观通话质量变化情况，写出简短分析。第三章 衰落信道模型实验一 瑞利衰落信道特性测试与仿真一、 实验目的1、 了解瑞利衰落的原因；2、 掌握瑞利衰落信道的特性；3、 学会如何利用“信道仿真平台”对瑞利信道进行仿真；二、 预备知识1、 无线通信；2、 信道多径衰落；三、 实验仪器1、 JH5123通信一体化综合实验实训系统（含函数信号发生器、信道仿真平台）一台；2、 20MHz示波器一台；四、 实验原理 电磁波传播的机理是多种多样的，但总体上可以归结为反射、

37、绕射和散射。大多数蜂窝无线系统，发射机和接收机之间无直接视距路径，而且高层建筑产生了强烈的绕射损耗。此外，由于不同物体的多路径反射，经过不同长度路径的电磁波相互作用引起多径损耗，同时随着发射机和接收机之间距离的不断增加而引起电磁波强度的衰减。 当移动台移动时，可能引起瞬时接收场强的快速波动，由于相位变化的随机性，其合成信号变化范围很大，当接收机移动距离与波长相当时，其接收场强可以发生3或4个数量级（30dB或40dB）的变化。在移动无线信道中，瑞利（Rayleigh）分布是常见的用于描述平坦衰落的一种分布类型。众所周知，两个正交噪声信号之和的包络服从Rayleigh分布。Rayleigh分布的

38、概率密度函数（pdf）为：其中，是包括检波之前所接收的电压信号的rms值，2是检波之前的接收信号包络的时间平均功率。用硬件或软件来仿真多径衰落信道非常有用。一种流行的仿真办法是利用同相和正交调制的概念来产生仿真信号，其频谱和短时特性与被测数据非常相似。在信道仿真平台中，对瑞利信道的仿真是通过对中频信号进行A/D变换，然后对数字中频信号在FPGA中进行瑞利衰落仿真，如图4.1-1所示。图3-1 瑞利仿真框图在FPGA内部，对瑞利仿真的过程如图3-2所示。首先在FPGA内部产生两个独立的高斯白噪声，将这两条支路分别通过Doppler低通滤波器，Doppler的带宽为（其主要是用于仿真频率在950M

39、Hz，通信终端的移动速度为5m/s，在该环境下的瑞利衰落结果），然后将两路低通滤波之后的数字信号进行平方相加、相加之后的结果开根号得到r（t），将该信号与第一输入中频信号相乘输出，即可得到经衰落之后的中频信号。图3-2 瑞利仿真模型五、 实验步骤1、 在“外部测试信号”、地（J003）间加入一正弦测试信号，信号频率为1MHz，信号电平为2Vp-p。2、 有关跳线器的设置如下：（1） KF01为2-3（跳线器在右端，输入测试信号）（2） KE01为1-2（跳线器在左端）（3） K104设置成7-8，选择无噪声状态，如图3-3所示。图3-3 K104设置（4） K201的设置为1-2（跳线器在最上

40、的一排，设置成非线性衰落处理输出模式）。如图3-4所示。图3-4 K201设置3、 加电，参照1.9节，将“信道仿真平台”设置成“瑞利衰落模型”。测量TP101，如果工作正常时该测试点有信号输出，否则需按复位键直至TP101有信号输出；4、 在TP203（中频出-1的观测点）观察经瑞利衰落模型之后的信号。为了清楚进行观察，将示波器时基设置在10ms以上，在该仿真模型中，衰落点的过度是一陡变过程，在实际中则是一个平滑过程。5、 将信道仿真模块插入通原部分的“中频输出”与“中频输入”之间，在交换局模块A、B间通过呼叫接通话音链路，感受在瑞利衰落影响下的主观通话质量变化情况。六、 实验报告1、 描述

41、瑞利衰落的特性；2、 阐述瑞利衰落对无线通信的影响；3、 根据感受在瑞利衰落影响下的主观通话质量变化情况，写出简短分析。实验二 莱斯衰落信道特性测量与仿真一、 实验目的1、 了解莱斯衰落的原因；2、 掌握莱斯衰落信道的特性；3、 学会如何利用“信道仿真平台”对莱斯信道进行仿真；二、 预备知识1、 无线通信；2、 信道多径衰落；三、 实验仪器1、 JH5123通信一体化综合实验实训系统（含函数信号发生器、信道仿真平台）一台；2、 20MHz示波器一台；四、 实验原理电磁波传播的机理是多种多样的，但总体上可以归结为反射、绕射和散射。在无线通信中由于不同物体的多路径反射，经过不同长度路径的电磁波相互

42、作用引起多径损耗，同时随着发射机和接收机之间距离的不断增加而引起电磁波强度的衰减。当存在一个主要的静态（非衰落）信号分量时，如视距传播，信号的衰落规律就服从莱斯（Ricean）分布。这种情况下，从不同角度随机到达的多径分量叠加在静态的主要信号上。Ricean概率密度函数为：参数A指主信号幅度的峰值，I0（）是0阶第一类修正贝塞尔函数。贝塞尔分布常用参数K来描述，K被定义为主信号的功率与多径分量方差之比。K的表示式为K=A2/（22）。在信道仿真平台中，对莱斯信道的仿真是通过对中频信号进行A/D变换，然后对数字中频信号在FPGA中进行莱斯衰落仿真，如图3-5所示。图3-5 莱斯仿真框图在FPGA

43、内部，对莱斯仿真的过程如图3-6所示。首先在FPGA内部产生两个独立的高斯白噪声，将这两条支路分别通过Doppler低通滤波器，Doppler的带宽为（其主要是用于仿真频率在MHz，通信终端的移动速度为m/s，在该环境下的瑞利衰落结果），然后将两路低通滤波之后的数字信号进行平方相加、将相加之后的结果开根号（归一化信号能量为1），再将开根号之后的数值与A相加之后得到r（t），将该信号与输入的第一输入中频信号相乘输出，即可得到经衰落之后的低中频信号。图3-6 瑞利仿真模型五、 实验步骤1、 在“外部测试信号”、地（J003）间加入一正弦测试信号，信号频率为1MHz，信号电平为2Vp-p。2、 有关

44、跳线器的设置如下：（5） KF01为2-3（跳线器在右端，输入测试信号）（6） KE01为1-2（跳线器在左端）（7） K104设置成7-8，选择无噪声状态，如下图3-7所示。图3-7 K104设置（8） K201的设置为1-2（跳线器在最上的一排，设置成非线性衰落处理输出模式）。如图3-8所示。图3-8 K201设置3、 加电，参照1.9节，将“信道仿真平台”设置成“莱斯衰落模型”。 测量TP101，如果工作正常时该测试点有信号输出，否则需按复位键直至TP101有信号输出；4、 在TP203观察经瑞利衰落模型之后的信号。为了清楚进行观察，示波器时基一般设在10ms以上。5、 将信道仿真模块插

45、入通原部分的“中频输出”与“中频输入”之间，在交换局模块A、B间通过呼叫接通话音链路，感受在莱斯衰落影响下的主观通话质量变化情况。六、 实验报告1、 描述莱斯衰落的特性、与相应的产生环境；2、 阐述莱斯衰落对无线通信的影响；3、 根据感受在莱斯衰落影响下的主观通话质量变化情况，写出简短分析。实验三 二径衰落信道特性测量与仿真一、 实验目的1、 了解二径衰落模型；2、 掌握二径衰落信道的特性；3、 学会如何利用“信道仿真平台”对二径信道进行仿真；二、 预备知识1、 无线通信；2、 信道多径衰落；三、 实验仪器1、 JH5123通信一体化综合实验实训系统（含函数信号发生器、信道仿真平台）一台；2、

46、 20MHz示波器一台；四、 实验原理不同的信道环境（信号频率、终端移动速率、周围物体环境等等）对传输信号的衰落情况不同，因而有各种模型对其进行描述，如瑞利衰落模型、莱斯衰落模型等等。为了对衰落产生的原因有一个较好的了解，在信道仿真平台中设计了一个二径衰落模型（如图4.3-1所示）。在二径衰落模型中，由二条信号支路组成，两支路的信号辐度A1、A2可调，它门之间的时延差DT也可设定。通过设置不同的参数，观察输出信号衰落的结果（实际上为衰落信道上的一个瞬间状态）。图4.3-1 二径物理模型在信道仿真平台中，对二径衰落信道的仿真是通过对中频信号进行A/D变换，然后对数字中频信号在FPGA中进行二径衰落仿真，如图3-9所示。图3-9 二径仿真框图在FPGA内部，对二径衰落仿真的过程如图3-10所示。输入中频信号与A1相乘加上经延时DT信号与A2相乘输出。学生可以通过操作界面设置不同的A1、A2、DT等参数，观察不同的二径衰落结果。图3-10 二径仿真模型在二径衰落模型中，信号幅度应