《数字逻辑(邓建)0310双极逻辑课件.ppt》由会员分享，可在线阅读，更多相关《数字逻辑(邓建)0310双极逻辑课件.ppt（27页珍藏版）》请在三一办公上搜索。
1、1,3.10 双极逻辑,二极管开关特性,门限电压,反向击穿,漏电流,13.10 双极逻辑二极管开关特性门限反向击穿漏电流vi,2,3.10 双极逻辑,二极管逻辑,电平偏移：输出和输入的数值不相等 不能直接驱动负载 通常用于集成电路内部的逻辑单元,02V 低电平 逻辑023V 未定义35V 高电平 逻辑1,二极管与门,23.10 双极逻辑二极管逻辑ABD1D2RVCCY 电,3,双极结型晶体管,截止区放大区饱和区,3双极结型晶体管截止区基极collector发射极VCCvo,4,肖特基晶体管,三极管内部电荷的建立和消散都需要时间 存储时间（传输延迟的重要部分）确保晶体管正常工作时不进入深度饱和利
2、用肖特基二极管,4肖特基晶体管三极管内部电荷的建立和消散都需要时间基极集电极,5,3.10.3 晶体管晶体管逻辑,TTL与非门工作原理TTL逻辑的电气特性逻辑电平和噪声容限扇出不用的输入端其它TTL电路或非门、非反相门三态输出、集电极开路OC门,TTL系列 输入 低态：0.00.8V 高态：2.05.0V 输出 低态：0.00.5V 高态：2.75.0V,53.10.3 晶体管晶体管逻辑TTL与非门工作原理,6,二极管与门,输入保护,分相器,推拉式输出,6ABZVCC=+5VQ2Q3Q4Q5Q6D1AD1B二,7,低,截止,高,高,低,7推拉式输出分二极管与门输入低导截高高低ABZVCC=+,
3、8,高,导通,低,1.0V,0.7V,8推拉式输出分二极管与门输入高截导低1.0V0.7VABZV,9,如：TTL门电路芯片（四2输入与非门，型号74LS00),地GND,外形,管脚,电源VCC（+5V）,TTL门电路芯片简介,9如：TTL门电路芯片（四2输入与非门，型号74LS00),10,引线排列从左下角 开始,逆时针计算,缺口标记,1,7,8,14,绝大多数右下角GND,绝大多数左上角Vcc,74LS00是在一个封装内有四个相同的与非门。其外形如图所示。,集成与非门74LS00,10引线排列从左下角 缺口标记17814绝大多数绝大多数,11,TTL器件型号由五部分组成，其符号和意义如表所
4、示。,表 TTL器件型号组成的符号及意义,11 TTL器件型号由五部分组成，其符号和意,12,常用TTL逻辑门电路,12名称国际常用系列型号国产部标型号说明四2输入与非门74L,13,图3-75,13图3-75,14,逻辑系列,3.8 CMOS系列HC、HCT 高速VHC、VHCTFCT、FCT-T,3.10.6 TTL系列H高速S肖特基L低功耗（LS）A高级（AS、ALS）F快速,功能,14逻辑系列3.8 CMOS系列3.10.6 TTL,15,TTL 低功耗（L）高速（H）肖特基（S）低功耗消特基（LS）先进低功耗肖特基（ALS）先进肖特基（AS）,3.10.6 TTL系列,15TTL 3
5、.10.6 TTL系列,16,（1）命名方式,SN 74 ALS 00,表明生产者为德州仪器公司,54：军用（-55125）74：商用（0 70）,子系列,逻辑功能：00：与非门02：或非门04：非门等,16（1）命名方式SN 74 ALS 00表明生产者为德州仪,17,（2）封装形式,双列直插封装（DIP）,扁平封装（QFP）,17（2）封装形式 双列直插封装 扁平封装,18,（2）封装形式,阵列封装 针式阵列（PGA）,球栅阵列（BGA）,18（2）封装形式 阵列封装 球栅阵列,19,3.10.8 CMOS/TTL接口,需要考虑：噪声容限、扇出、电容负载,193.10.8 CMOS/TTL
6、接口需要考虑：噪声容限,20,74HCT驱动74LS 高态:3.84 2.0=1.84V 低态:|0.33 0.8|=0.47V,74LS驱动74HCT 高态:2.7 2.0=0.7V 低态:|0.5 0.8|=0.3V,1、直流噪声容限,2074HCT驱动74LSVOLmaxVILmaxVIHmi,21,74HCT驱动74LS 低态扇出：,2、扇出,高态扇出：,高态剩余驱动能力：,总扇出,2174HCT驱动74LS2、扇出 高态扇出：高态剩余驱动能,22,2、扇出,思考：74LS(TTL)驱动74HCT(CMOS)的情况？,为什么说用TTL驱动TTL兼容的CMOS输入端几乎不用考虑直流扇出的
7、限制？,表3-7表3-6,表3-11,222、扇出CMOS:74HCTTTL:74LS思考：7,23,3.10.9 发射极耦合逻辑ECL,如何提高速度？防止晶体管饱和电流型逻辑（CML）（currentmode logic，CML）也称为：发射极耦合（ECL）,（emitter-coupled logic）,233.10.9 发射极耦合逻辑ECL如何提高速度？（,24,输入低态：3.6V,Q2抢先导通,3.4V,基本CML电路,Q1截止OUT1=5.0VOUT2=4.2V,24输入低态：3.6VVCC=5.0VR1R2INOUT,25,基本CML电路,输入高态：4.4V,Q1抢先导通,3.8V,Q2截止OUT2=5.0VOUT1=4.2V,差分输出differential output,25基本CML电路输入高态：4.4VVCC=5.0VR1,26,输入A、B波形如图所示,请画出与非门的输出（Y）波形。,A,B,Y,Y=AB,课堂练习:,26输入A、B波形如图所示,请画出与非门的输出（Y）波形。,27,课后作业,题3.53题3.54 3.10.4节和3.10.5节定义了TTL电路的8种不同的电气参数，根据表3-10的数据表，请确定74ALSOO各参数的最坏值。题3.56(ab)题3.57(ad),27课后作业题3.53,
