《汽车电子EMC设计整改ppt课件.ppt》由会员分享，可在线阅读，更多相关《汽车电子EMC设计整改ppt课件.ppt（55页珍藏版）》请在三一办公上搜索。
1、EMC设计整改,2023/1/9,1,Contents,EMC基础知识,EMC整改常用器件介绍,EMC整改对策与PCB设计原则简介,2023/1/9,2,EMC基础知识,EMC常用术语EMC标准分类与制定机构前装车机EMC标准EMC测试技术简介,2023/1/9,3,EMC常用术语（1）,EMC ElcetroMagnetic Compatibility(电磁兼容性)电子产品在电磁环境中干扰其它产品或遭受其它产品干扰的特性。指设备或系统在其电磁环境中，能正常工作且不对该环境中的任何事物构成不能承受的电磁骚扰的能力。EMC 包括以下两大项：EMI ElectroMagnetic Interfer
2、ence(电磁干扰)EMS ElectroMagnetic Susceptibility(电磁耐受)电磁环境（Electromagnetic Environment）电磁环境是指存在于给定场所的所有电磁现象的总和。电磁骚扰（Electromagnetic Disturbance）电磁骚扰是指任何可能引起装置、设备或系统性能降低，对有生命或无生命物质产生损害作用的电磁现象。电磁干扰（Electromagnetic Interference）电磁干扰是指电磁骚扰引起的装置、设备或系统性能降低。,2023/1/9,EMC常用术语（2）,辐射发射（Radiated Emission）通过空间传播的、有
3、用的或不希望有的电磁能量。传导发射（Conducted Emission）沿电源线或信号线传输的电磁发射。辐射敏感度（Radiated Susceptibility）对造成设备性能降低的辐射骚扰场的度量。传导敏感度（Conducted Susceptibility）当引起设备性能降低时，对从传导方式引入的骚 扰信号电流或电压的度量。发射限值（Emission Limit）容许最大的发射电平，是人为制定的一个电平。,2023/1/9,EMC标准分类与制定机构（1）,EMC标准主要分为：基础标准、通用标准、产品类标准、专用标准。基础标准：是制定其他EMC标准的基础，它描述了EMC现象，规定了电磁骚
4、扰发射和抗扰度的测试方法、测试设备和布置，同时定义了试验等级和性能判别，但不涉及具体产品。例如：IEC61000-4-2。通用标准：是按照产品使用的环境来分类的。例如：EN50082-1 居民区、商业区和轻工业区环境抗扰度通用标准；EN50082-2 工业区环境抗扰度通用标准。产品类标准：针对某系列产品而制定的。比如：CISPR22 ITE信息技术设备的发射要求。,2023/1/9,EMC标准分类与制定机构（2）,2023/1/9,前装车机EMC标准（1）,2023/1/9,前装车机EMC标准（2）,2023/1/9,EMC测试简介（1）,EMC测试主要分两大类：EMI 与EMS。针对前装车载
5、信息娱乐系统主要测试项如下表：,2023/1/9,EMC测试简介（2）-检波方式,平均值(AV)检波，其最大的特点是检波器的充放电时间常数相同，特别适用于对连续波的测量。峰值(Peak)检波，它的充电时间常数很小，即使是很窄的脉冲也能很快充电到稳定值。当频信号消失后，由于电路的放电时间常数很大，检波的输出可在很长一段时间内保持在峰值上。峰值检波所需的测试时间短，测量周期为20ms。准峰值(QP)检波，这种检波器的充放电时间常数介于平均值与峰值之间，在测量周期内的检波器输出既与脉冲幅度有关，又与脉冲重复频率有关。准峰值检波所需的测试时间长，测量周期为1s。,2023/1/9,EMC测试简介（3）
6、-检波方式,2023/1/9,峰值,准峰值,平均值,准峰值,平均值,峰值,准峰值,平均值,峰值,准峰值,平均值,峰值,峰值检波无法区别,平均值检波无法区别,EMC测试简介（4）-度量单位,EMC测试中辐射骚扰通常用电磁场的大小来度量，其单位为dBuV/m。dBuV表示电压的大小，dBuV即是电压相对于1uV的值。dB=20*Log(V1/V2)，V2默认为1uV。针对CE商规产品常用限值标准，40dBuV 和 47dBuV，对应辐射骚扰的电压值为100uV 和 220uV。,2023/1/9,EMC整改常用器件介绍,电容电感磁珠共模电感磁环压敏电阻&TVS管,2023/1/9,电容-非理想特性
7、,理想电容器其阻抗为Z=1/jC=-j/c=1/c(-90o)，其阻抗的幅度随频率增加线性减小，斜率为-20dB/10倍频，而且相位角恒定为-90o。实际0603封装陶瓷电容寄生电感为1nH左右（不同生产厂家略有不同，可根据 可计算出其谐振频率。实际电容器的等效线路及阻抗幅频特性如图所示。,2023/1/9,电容-实际应用有效性分析,Z loadZ cap则电容可有抑制导线上的噪声电流，反之，电容基本不起作用。通过并联电容来抑制噪声电流时，一定需预测在要求频率上的元件以及并联路径阻抗级别。小容量陶瓷电容在EMC整改中经常使用。电源EMC整改中常用X、Y电容。,2023/1/9,z,I c,Z
8、cap,Z load,Z=Z cap|Z load,电容-并联反谐振问题,两个电容并联时，因ESL和ESR的存在，会产生反谐振问题。并联谐振点阻抗Z=（R2+L/C）/2R。可见，从减小并联谐振峰的角度来说，ESR并非越小越好，对于电容值较小的陶瓷电容，ESR可选范围小，基本都在几十毫欧到一两百毫欧。,2023/1/9,电感-非理想特性,理想电感其阻抗为Z=jL=L(90o)，其阻抗的幅度随频率增加线性增加，斜率为20dB/10倍频，而且相位角恒定为90o。实际电感的等效线路及阻抗幅频特性如图所示。,2023/1/9,z,f,阻性,感性,容性,2 LCpar,1,2L,Rpar,电感-实际应用
9、有效性分析,电容用来转移噪声电流，而电感与导线或带状线串联可以阻塞噪声电流。如果在噪声电流频率下电感的阻抗大于从导线或带状线看进去的原有串联电阻Zload，那么这将是有效的。如果Z很大，为了增加电路的净电感以及阻塞噪声电流将需要电感值相当大！因此，串联电感常用于低阻抗电路中。通常，EMC整改中一般只有构建LC滤波器时使用电感。,2023/1/9,I noise,I load,Z load,z,磁珠,等效线路：为帮助理解，将磁珠等效为电感L、电阻R和寄生电容C并联。基本原理：X=R+jX。R代表电阻阻抗，X代表电感感抗。因采用贴片封装，寄生电容C基本可忽略。低频段：磁珠的阻抗由电感的感抗构成，R
10、很小，铁氧体的磁导率很高，L起主要作用。电磁干扰被反射而受到抑制，并且这时磁芯的损耗较小，整个器件类似一个低损耗、高Q特性的电感，这种电感容易造成谐振，因而在低频段，有时可能出现使用铁氧体磁珠后干扰增强的现象。,2023/1/9,磁珠,高频段：阻抗由电阻成分构成，随着频率升高，磁芯的磁导率降低，导致电感的电感量减小，感抗成分减小。但是，这时磁芯的损耗增加，电阻成分增加，导致总的阻抗增加，当高频信号通过铁氧体时，电磁干扰被吸收并转换成热能的形式耗散掉。,2023/1/9,磁珠,磁珠主要分为三种类型：标准型、高频型、大电流型。,2023/1/9,共模电感,共模电感是一个以铁氧体为磁芯共模干扰抑制器
11、，它由两个尺寸相同，匝数相同的线圈对称绕制在同一个铁氧体环形磁芯上，形成一个四端器件，对共模信号呈现大电感具有抑制作用，而对差模信号具体很小的漏电感，几乎不起作用。,2023/1/9,共模电感,共模电感原理：流过共模电流时，磁环中的磁通互相叠加，从而具有相当大的电感量，对共模电流起到抑制作用，而当线圈中流过差模电流时，磁环中的磁通互相抵消，几乎没有电感量，差模电流无衰减的通过。,2023/1/9,共模电感,2023/1/9,磁环,要充分发挥铁氧体磁环的性能，下述注意事项十分重要：A)铁氧体磁环的效果与电路阻抗有关：电路的阻抗越低，则铁氧体磁环的滤波效果越好。铁氧体材料的阻抗越大，滤波效果越好。
12、B)电流的影响：当穿过铁氧体的导线中流过较大的电流时，滤波器的低频插入损耗会变小，高频插入损耗变化不大。要避免这种情况发生，在电源线上使用时，可以将电源线与电源回流线同时穿过铁氧体。C)铁氧体材料的选择：根据要抑制干扰的频率不同，选择不同磁导率的铁氧体材料。铁氧体材料的磁导率越高，低频的阻抗越大，高频的阻抗越小。,2023/1/9,磁环,D)铁氧体磁环尺寸的确定：磁环的内外径差越大，轴向越长，阻抗越大。但内径一定要包紧导线。因此，要获得大的衰减，在铁氧体磁环内径包紧导线的前提下，尽量使用体积较大的磁环。E)共模扼流圈的匝数：增加穿过磁环匝数可以增加低频的阻抗，但是由于寄生电容增加，高频的阻抗会
13、减小。盲目增加匝数来增加衰减量是一个常见的错误。当需要抑制的干扰频带较宽时，可在两个磁环上绕不同的匝数。F)电缆上铁氧体磁环的个数：增加电缆上铁氧体磁环的个数，可以增加低频的阻抗，但高频的阻抗会减小。这是因为寄生电容增加的缘故。,2023/1/9,压敏电阻,压敏电阻-当静电产生并通过I/O或金属端子进入电子产品时，将瞬间产生的高压电流经由Varistor从被保护线路引开到地(Ground)。Varistor在线路板上与被保护线路并联，当瞬间电压超过某一数值时，Varistor便产生雪崩，形成超低阻抗通路，电流则通过Varistor导到地(Ground)宣泄掉，并且回路一直保持箝位电压。当瞬间脉
14、冲结束以后，Varistor自动回复高阻状态，整个回路进入正常电压。,2023/1/9,压敏电阻-主要参数与选用,VRMW反向峰值电压：指通过1mA直流电流时压敏电阻器两端的电压值。压敏电阻常与被保护器件并联使用，在正常情况下，压敏电阻两端的直流或交流电压应低于标称电压，即使在电源波动情况最坏时，也不应高于额定值于选择的最大连续工作电压。选用：稍高于并联的线路工作电压即可。VBR反向击穿电压：指在直流电流It的条件下，测得到反向电压值，表明从此点开始器件进入反向雪崩击穿。Vc箝位电压：指当被保护的线路出现高压电流将压敏电阻反向击穿时，线路两端的电压会被箝位在某一数值。选用：依设计而定，箝位电压
15、越高，压敏电阻自身消耗的静电能量越多；箝位电压越低，则经压敏电阻渲泄掉的静电能量越多。结电容Cj：指压敏电阻器本身固有的电容量。选用：依设计而定。,2023/1/9,TVS管,TVS管的应用原理、主要参数及选用与压敏电阻基本相同。TVS管的性能更好，主要表现为响应时间快、瞬态功率大、漏电流低、击穿电压偏差小、箝位电压小、无损坏极限、体积小，但价格较贵。需提醒注意，不同的厂商对TVS 钳位电压的标注方式不同，有部分厂商不会给出钳位电压值，而是给出Ppp最大峰值功率和Ipp最大峰值电流，Ppp=Vc*Ipp。,2023/1/9,压敏电阻与TVS比较,2023/1/9,EMC整改对策与PCB设计原则
16、简介,滤波屏蔽PCB设计原则简介ESD设计整改,2023/1/9,滤波（L-C）,2023/1/9,滤波（L-C）,LC滤波器简单分为三种类型，T型、L型、型。根据使用场合的原阻抗、负载阻抗的不同，选用不同的滤波器类型。,2023/1/9,滤波（FB）,2023/1/9,屏蔽,电磁屏蔽设计要点：屏蔽板要靠近受保护的物体，而且屏蔽板的接地要良好。屏蔽板形状对屏蔽效能的高低有明显影响。屏蔽板的材料以良导体为好，对厚度无甚要求。电场屏蔽利用的是反射机理，需用良导体。磁场屏蔽利用的机理是吸收而不是反射，需用高磁导材料。,2023/1/9,屏蔽-孔缝设计,任一频率的电磁波的波长为：波长=波速/频率。如知
17、道屏蔽罩内RF辐射的频率及强度，就可以计算屏蔽罩最大允许的缝隙的大小，当缝隙长度为波长（截止频率）的一半时，RF开始20dB/(1/10)波长或6dB/(1/2)波长的速率衰减，通常发射频率越高越越严重。如对1GHZ（波长为300mm）的辐射衰减26dB，据上述理论，则150mm的缝隙开始产生衰减，因此当小于150mm的缝隙时，1GHZ的辐射就会有衰减，所以对1GHZ的频率来讲，如要衰减20dB，则缝隙应小于150/10=15mm，衰减26dB，则缝隙要小于15/2=7.5mm，衰减32dB，则缝隙小于7.5/2=3.75mm。,2023/1/9,屏蔽-导电漆,导电性涂料一般用于涂装塑料外壳，
18、用以降低电子设备电磁辐射，目前的导电涂料有银系、铜系、镍系、碳系等。银系涂料导电性能优异、价格昂贵，一般不适用于民用产品。铜系涂料导电性能优异，但铜粉易氧化，必须加防氧化处理，使用普及率不高。镍系涂料导电性能优异与铜系涂料，不易于氧化且稳定性高，是目前使用最广泛的屏蔽涂料。碳系涂料导电性差，无法提供良好的屏蔽效果，故不适用于电磁屏蔽防干扰。,2023/1/9,屏蔽-导电漆（镍系）,2023/1/9,PCB设计原则简介,共模干扰电压：所有的导体都具有一定的阻抗，电流流经地时，同样会产生压降。流经工作地中的电流主要来自两个方面，一是信号的回流；另一个是电源的电流需要沿工作地返回。下图表示了典型的信
19、号和电源共地逻辑电路PCB上共模电压的产生。其中，Vnoise 是电流流经工作地时产生的共模噪声电压。,2023/1/9,PCB设计原则简介,辐射与干扰：PCB上的快速变化的电流回路，其作用相当于小回路天线，它会向外进行电磁场幅射。图（a），属于差模辐射方式。幅射的电场强度与回路中电流的大小Io、回路的面积A、电流的频率的二次方成正比。同理，PCB上的信号回路（小回路天线）也会接收周围快速变化的电磁场，而产生干扰电流。如图（b），当出入PCB的电缆上存在共模电流时，会产生共模幅射。幅射的电场强度与共模电流的大小、共模电流的频率、线的长度成正比。同时，它也会对PCB上的电路产生共模干扰。,202
20、3/1/9,PCB设计原则简介,最小化地电感和信号回路：信号线应该尽量短，信号回路面积尽量小。对速度较高的电路应用有地平面的多层板。关键电路包括器件和走线，应尽量远离板的边缘。板的边缘存在较强的干扰场。地平台不分割与分割的合理应用：对于混合电路，若数字地与模拟地分割，不会出现或能够很好解决信号跨越和信号回路的问题，可以采用分割。否则，建议采用“分区但不分割”的方法。即：局部和布线时严格区分数字与模拟区域，避免数字信号与模拟信号出现公共回流路径。但地层并不分割开。避免信号跨越而形成大的信号回路。接口地保持干净，使噪声无法通过耦合出入系统出入PCB板信号，特别是通过电缆连接的信号易将噪声耦合出入系
21、统，注意保持I/O地不受到共模干扰。接口部分的电源地尽量采用平面。,2023/1/9,PCB设计原则简介,串扰：PCB上相邻的印制线之间存在互感和耦合电容，当信号电压或电流随时间快速变化时,会对周围的信号产生不可忽视的串扰。图（a）是串扰的等效电路。图（b）是集总参数下串扰（Crosstalk）与线间距D和印制线离地平面（参考平面）高度H之间的关系。,2023/1/9,PCB设计原则简介,3W原则：仅针对EMI，3W原则为最佳。实际应用中差分对设计考虑到信号完整性与阻抗设计等，建议用2W。,2023/1/9,PCB设计原则简介,过孔设计 for EMI&SI,2023/1/9,PCB设计原则简
22、介,过孔设计 for ESD,2023/1/9,PCB设计原则简介,20H原则：电源层边缘会有高频电流，电源层与地层两层对齐时会有电磁波发射。地层向外突出20个介质层厚度。消除70%的磁通量称为20H Rule，若此宽度达到100H时，可消除98%的磁通量。,2023/1/9,ESD设计整改,接口处GND 铺地尽量完整A 区/B区/C 区 GND 不连续，造成A区与B区有高低电位差进而耦合到信号线。,2023/1/9,ESD设计整改,Connector 不要与晶振或主IC过近。Crystal 建议不要放在Connector 后方。,2023/1/9,ESD设计整改,线路布线长度尽可能的短，越长
23、的线路对于几乎全频带的ESD电磁场是非常好的接收天线，会由放电电流产生的电磁场，感应出相对或非常高的异常电压。ESD放电的频谱是全频带的。,2023/1/9,ESD设计整改,板边尽量预留GND,且需打Via下地,每增加一对via，相当增加了一对C&L，对ESD尖峰脉冲有一定的吸收作用。,2023/1/9,Connector 列为重点区域,ESD设计整改,机构防制ESD!静电在空气中的衰减电压为1kV/mm，所以只要静电枪尖端到最脆弱的部分为8mm左右(最佳为1012mm)，则ESD火花不会发生。,2023/1/9,ESD设计整改,2023/1/9,音频座,ESD设计整改,放电路径到主电源GND回路尽量缩短，过长会造成耦合(coupling)状况。重要信号进行包地处理，有助于分流导引ESD能量。PCB板上与机壳连接的螺丝孔需与PCB GND隔离。USB外接Cable屏蔽层需与机壳连接。,2023/1/9,堵、疏、吸收,Thank You!,2023/1/9,55,
