《电子系统设计——第4章数字系统设计(讲稿)ppt课件.ppt》由会员分享，可在线阅读，更多相关《电子系统设计——第4章数字系统设计(讲稿)ppt课件.ppt（86页珍藏版）》请在三一办公上搜索。
1、本章学习的意义和方法,CPLD/FPGA的应用在当前非常广泛全面,其发展势头迅猛,掌握其设计此其时也 基于CPLD/FPGA的数字系统有助于同学自主创新能力的提高掌握CPLD/FPGA数字系统的设计方法有助于同学们为将来选定发展方向掌握数字系统设计应采用循序渐进的方式，结合实验开发板的设计，由硬到软进行,Altera公司器件系列简介,Altera公司器件性能对照表,1、MAX7128开发板的设计及应用,硬件配置：a)EPM7128Sb)MAX232c)AT24C02d)4*4 矩阵按键e)8 段数码管f)蜂鸣器g)拨码开关h)LED 灯i)40M 晶振,可完成以下实验内容：,（1）核心电路（包
2、括复位和时钟电路）原理图,（2）电源电路,EPM7128SLC84-15 采用5V 供电，其I/O 口电平与5V 电平兼容。采用AS1117 将7.5V 输入电压转化为5V 电压供给系统。使用电源一定要注意使用内正外负的电源。,（3）LED灯电路,LED 灯电路属于板内资源，要使用它，需要将内外资源切换开关按下并把JP2 短接。LED灯的阳极接电源，阴级接CPLD 的I/0 口，因此是低电平驱动，只要由CPLD 在相应引脚给出低电平，LED 就会发光。,VHDL源代码：跑马灯,VHDL源代码：跑马灯,（4）8段数码管电路,数码管显示方法可分为静态显示和动态显示两种。静态显示就是每个数码管的8
3、段输入各自分开，其COM 口电平一直有效。它的优点是控制方便，显示稳定，但要占用较多的I/O口。动态显示的原理是：各个数码管的段输入相应位接在一起，共同占用8 位数据线；公共端分开，利用扫描和人视觉上的短暂停留性，依次给出各个数码管COM 端使能信号，并同时给出各数码管的数据。它的优点是占用I/O 口少，但控制较静态显示复杂。一般在数码管较多的情况下都采用动态显示。,（4）8段数码管电路,VHDL源代码：7段数码管,VHDL源代码：7段数码管,VHDL源代码：7段数码管,（5）矩阵键盘电路,1 等待按键并识别按键位置：按一定的频率用低电平循环扫描行线Y0-Y3，同时检测列线的状态，一旦判断有一
4、列为低则表示有键被按下，停止扫描并保持当前行线的状态，再读取列线的状态从而得到当前按键的键码。2 等待按键弹起：检测到各列线都变成高点平后，重新开始扫描过程，等待下一次按键。,VHDL源代码：矩阵键盘,VHDL源代码：矩阵键盘,VHDL源代码：矩阵键盘,VHDL源代码：矩阵键盘,（6）拨码开关,开发板上设计了一组8位的拨码开关，ON为低电平，OFF为高电平。拨码开关可供用户输入一些高低电平。,（7）蜂鸣器,蜂鸣器使用很方便，电流通过时蜂鸣器发出响声。如图可见，只要将蜂鸣器与CPLD 相连的 I/O 口 P12 置为低电平，就可以驱动蜂鸣器发声。,（8）I2C 接口的E2PROM AT24C02
5、,AT24C02,开发板上的AT24C02 是一个I2C 接口的256 Bytes 的E2PROM 存储器。用户可以根据开发板上的实验例程熟悉I2C 总线的协议和CPLD 读写E2PROM 存储器的操作。,I2C 总线最主要的优点是其简单性和有效性。由于接口直接在组件之上，因此I2C 总线占用的空间非常小，减少了电路板的空间和芯片管脚的数量，降低了互联成本。总线的长度可高达25 英尺，并且能够以10Kbps 的最大传输速率支持40 个组件。I2C 总线的另一个优点是，它支持多主控(multimastering)，其中任何能够进行发送和接收的设备都可以成为主总线。一个主控能够控制信号的传输和时钟
6、频率。当然，在任何时间点上只能有一个主控。,I2C 总线特点,I2C 总线在传送数据过程中共有四种类型信号，它们分别是：开始信号、结束信号、应答信号和数据信号。开始信号：SCL 为高电平时，SDA 由高电平向低电平跳变，开始传送数据。结束信号：SCL 为高电平时，SDA 由低电平向高电平跳变，结束传送数据。应答信号：接收数据的 IC 在接收到8bit 数据后，向发送数据的IC 发出特定的低电平脉冲，表示已收到数据。控制单元向受控单元发出一个信号后，等待受控单元发出一个应答信号，控制单元接收到应答信号后，根据实际情况作出是否继续传递信号的判断。若未收到应答信号，可判断为受控单元出现故障。数据信号
7、和应答信号都必须在 SCL 为低电平时变化，在SCL 为高电平时保持数据稳定。,总线的构成及信号类型,（9）RS232电路,RS232 是一种串行通信接口标准。RS232 电平标准与CPLD 不兼容，因此使用一块MAX232进行电平转换。可以参考实验例程安排的一个简单的CPLD 和PC 进行串口通信的程序，以了解串口通信的基本方法。,（10）LCD接口电路,液晶模块也是一种显示器件，具有显示形式丰富，显示质量高，接口简单，体积小重量轻，功耗小的特点。液晶显示模块根据显示方式和内容的不同可以分为，数显液晶模块，液晶点阵字符模块和点阵图形液晶模块三种。1602 是一种液晶点阵字符模块。1602 操
8、作非常方便，带有内置的192 中字符，用户还可定义8 个5*8 点阵字符或4 个5*11 点阵字符。显示时只要按照其时序要求初始化好显示方式，并把要显示的数据写入相应的位置RAM 就可以。,（11）并口下载器电路,VHDL基本结构简单归纳,（1）实体说明,举例：多路选择器的实体说明,VHDL基本结构简单归纳,（2）结构体,举例：多路选择器的结构体,VHDL时序电路的描述,（3）简单时序电路的VHDL描述,D触发器,VHDL基本语句归纳,（4）IF语句概述,VHDL基本语句归纳,（5）CASE语句应用要点,VHDL基本语句归纳,（6）条件信号赋值语句归纳,异或门举例说明：,VHDL基本语句归纳,
9、（7）选择信号赋值语句归纳,异或门举例说明：,VHDL基本语句归纳,（8）进程语句归纳,其余归纳请参看：http:/www.fpga-,2、EP1K30TC144实验开发装置,FPGA实验开发系统(DSP+FPGA二合一),取下TMS320VC54xDSP开发板即可进行独立的FPGA实验,2、EP1K30TC144实验开发装置,FPGA实验开发系统资源介绍,2、EP1K30TC144实验开发装置,双机应答器VGA显示器控制器液晶显示控制器秒表函数信号发生器电压表自动售饮料控制器数字密码锁出租车自动计费器简易交通灯控制器数字式频率计多功能数字钟,可完成数字系统开发设计的题目,实验系统主要电路的原
10、理图,系统的各功能模块硬件单元及使用说明,1、FPGA芯片-EP1K30TC144TC,这是Altera公司隶属于ACEX 1K系列的一款低功耗FPGA芯片，其I/O引脚可驱动2.5V、3.3V、5V器件。,2、FPGA的配置芯片-EPC2LC20,FPGA的编程信息保存在SRAM中，无法掉电保持，故采用串行EPROM配置芯片以实现数据永久保存。,EPC2LC20的JTAG编程电路原理图,FPGA芯片和EPC2配置芯片的操作说明,当拨位开关SW1拨在1、3、5、7时下载电路直接对FPGA芯片进行程序下载，这时可以完成EDA的实验项目；在拨位开关SW1拨位在2、4、6、8时下载电路对EPC2下载
11、程序，重新上电后程序自动地从EPC2加载到FPGA芯片中去，从而完成在系统编程。（建议大家操作时尽量使用FPGA芯片下载）,3、开关量输入输出模块,该模块包括16个流水灯电路（开关量输出）及8个拨码开关（开关量输入）,4、流水灯电路原理图,注意：该原理图中的管脚分配非常重要，若实验中用到流水灯，必须知道其管脚分配。,5、拨码开关电路原理图,注意：该原理图中的管脚分配非常重要，若实验中用到拨码开关，必须知道其管脚分配。,6、数码管显示模块,两个4位的数码管其段码和位码均采用74HC244驱动，其显示方式必为动态。（有关数码管静态和动态显示的详细阐释见课件文件夹中附录1文档）,数码显示模块的电路原
12、理图,注意：该原理图中的管脚分配非常重要，若实验中用到数码显示器，必须知道其管脚分配。,7、键盘模块,此模块共有两种按键，K1-K4是轻触按键，按键未按下时对FPGA为高电平输入，按键按下时对FPGA输入低电平，松开按键后恢复高电平输入。K5-K8是带自锁的按键开关，按键未按下时是高电平，按键按下时为低电平且保持低电平不变，只有再次按下此键才恢复高电平。,键盘模块的电路原理图,注意：该原理图中的管脚分配非常重要，若实验中用到键盘模块，必须知道其管脚分配。另外，在使用键盘模块时，须考虑其机械抖动问题，请参阅课件文件夹中的附录2文档。,8、频率源模块,该模块对FPGA提供了高、中、低档的频率源输入
13、，分别为4.194304MHz、12MHz和50MHz。,频率源模块电路原理图,注意：该原理图中的管脚分配非常重要，若实验中用到频率源或需要做信号波形测试，必须知道其管脚分配。,9、A/D和D/A转换模块,A/D转换模块采用8位、高速采样（20MHz）的A/D器件TLC5510，模拟信号通过JCON输入，时钟输入采用FPGA控制的12MHz信号，输入信号范围为0-4V。D/A采用8位D/A TLC7524，该芯片把数字量转化为电流量，通过运放转换为电压输出。,A/D和D/A转换模块电路原理图,注意：该原理图中的管脚分配非常重要，若实验中用到A/D或D/A转换模块，必须知道其管脚分配。TLC55
14、10和TLC7524的芯片资料见课件文件夹的PDF文档。,10、接口模块,接口模块包括串行接口模块、PS/2接口模块、VGA接口模块。,接口模块电路原理图,注意：该原理图中的管脚分配非常重要，若实验中用到这些接口模块，必须知道其管脚分配。,11、液晶接口模块,该液晶模块共18引脚，定义的是一块122x32的图形液晶接口。,液晶接口模块电路原理图,注意：该原理图中的管脚分配非常重要，若实验中用到液晶接口模块，必须知道其管脚分配。另外，该内置SED1520的液晶显示控制器的资料见课件文件夹中附3的文档。,12、板载信号源模块,该模块提供了两路信号的输出，每路信号可以提供三角波、正弦波、方波，频率从
15、0-50KHz连续可调。,13、虚拟仪器模块,该虚拟仪器是借助计算机的声卡来产生信号源和用于示波器的，使用时将JP1和JP2用音频线接入计算机声卡的耳机输出和麦克风端，在立体声耳机输出的左右声道分别代表两路信号输出，可以从S1和S2上测量输出的信号源。X1和X2分别是虚拟示波器的输入，必须注意输入信号的幅度应该控制在5V以内。,虚拟仪器操作说明补充,该虚拟仪器的操作软件见课件文件夹，该软件须注册才能完全使用。使用其虚拟示波器时将音频线连接虚拟仪器模块的示波器端口和PC机声卡的MIC端口，可按软件使用说明对电脑的声卡进行设置，注意该虚拟示波器的输入电压的频率范围为20Hz-20KHz。输入电压幅
16、值一般为1V AC（部分声卡可设置为5V AC）。,设计实例：数字钟设计,一、设计任务：利用FPGA实验开发系统所提供的资源完成多功能数字钟的EDA设计。二、具体要求：1、数字钟功能：数字钟的时间为24小时一个周期；数字钟须显示时、分、秒。2、清零校时功能：可以实现时、分、秒清零功能；可以单独调时、调分，使其调整到标准时间。3、整点报时功能：分位计数到59分钟时，设置一个报警指示灯闪烁，并持续1分钟。,多功能数字钟的系统框图,方案采用层化次设计方法，在顶层将系统分为60进制秒计时模块、60进制分计时模块、24进制小时计时模块、整点报警模块、数码管段码位码输出模块和数码管译码显示模块，各模块均为底层的VHDL文件，经过打包转换成的元件符号调用而来。,设计方案,顶层电路原理图（1）,顶层电路原理图（2）,60进制秒计数器程序,60进制分计数器程序,24进制小时计数器程序,整点报警模块程序,数码管段码、位码输出程序,数码管译码、显示模块程序,参考设计数字钟效果,3、EP3C5E144实验开发板介绍,开发板配置,带中文字库液晶显示器工作情况,不带中文字库液晶显示器工作情况,等精度频率计设计框架,FPGA内部设计（利用单片机IP核）,设计实例：信号采样与频谱分析演示,信号采集与频谱分析电路模块图,上位机软件演示,
