《单片机、嵌入式及FPGA结构及配置课件.ppt》由会员分享，可在线阅读，更多相关《单片机、嵌入式及FPGA结构及配置课件.ppt（48页珍藏版）》请在三一办公上搜索。
1、现代电子设计技术的核心就是电子设计自动化(Electronic Design Automation，EDA)技术。利用EDA技术，电子设计师可以方便地实现IC设计、电子电路设计和PCB设计等工作。,狭义的EDA技术，就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计开发工具，通过使用有关的开发软件，自动完成电子系统设计的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片。,EDA技术概述,ED
2、A技术主要内容,硬件描述语言Verilog HDL VHDL,可编程逻辑器件 CPLDFPGA,EDA软件工具,Arm,dsp,fpga的区别,ARM具有比较强的事务管理功能，可以用来跑界面以及应用程序等，其优势主要体现在控制方面；而DSP主要是用来计算的，比如进行加密解 密、调制解调等，优势是强大的数据处理能力和较高的运行速度。FPGA可以用VHDL或verilogHDL来编程，灵活性强，由于能够进行编程、除错、再编程和重复操作，因此可以充分地进行设计开发和验证。当电路有少量改动时，更能显示出FPGA的优势，其现场编程能力可以延长产品在市场上的寿命，而这种能力可以用来进行系统升级或除错。DS
3、P是软件实现算法。FPGA是硬件实现算法，所以FPGA的处理速度会更高。,可编程逻辑器件概述,4,PLD基本原理与结构,任何数字电路都是由基本门构成。任何组合逻辑电路可由能提供互补输入的与门-或门二级电路实现。任何时序电路都可由，组合逻辑电路+存储元件构成。,输入缓冲,与阵列,或阵列,输出缓冲,纯组合/寄存器,互补输入,5,PLD分类按集成度分类按结构分类按工艺分类,6,PLD按集成度分类,7,按结构分类,乘积项结构 其基本结构为“与-或阵列”。CPLD查找表结构 由查找表构成可编程门的阵列。FPGA,基于乘积项的结构,结构原理与特点：,可编程的“与”阵列，固定的“或”阵列用于逻辑综合及取“反
4、”的“异或“门容量受乘积项数量的限制输入引线多,基于查找表的结构,10,一个N输入查找表(LUT，Look Up Table)可以实现N个输入变量的任何逻辑功能，如 N输入“与”、N输入“异或”等。输入多于N个的函数、方程必须分开用几个查找表（LUT）通过级连实现。,按工艺分类,11,熔丝型-全0为“空”。属于OTP器件。反熔丝型-通过半导体的漏层击穿使得两点导通的原理。全1为“空”。属于OTP器件。EPROM型-无紫外线照射窗口的属于OTP器件。EEPROM型-大部分CPLD与GAL采用。SRAM型-大部分FPGA采用。Flash型-多次可编程。,简单PLD原理,常用电路符号,12,同相输出
5、,2输入与门,2输入或门,异或门,异或非门,2输入或非门,2输入与非门,反相器,高阻：就是输出既不是高电平，也不是低电平，而是高阻抗的状态；在这种状态下，可以多个芯片并联输出；但是，这些芯片中只能有一个处于非高阻状态，否则会将芯片烧毁；,PROM、PLA、PAL、GAL,PLD中的电路符号,13,ABCD,未连接可编程连接固定连接,A C D,或阵列表示,与阵列表示,PROM,14,逻辑函数表,PROM的逻辑阵列结构,PROM的PLD阵列,通信与信息工程学院课件 by keane,15,A0,A1,F1,F0,A0,A1,A0,A1,A0,A1,F1,F0,A0,A1,A0,A1,PLD阵列,
6、译码器,A1A0,或阵列,A1A0,F0=A1A0+A1A0,F1=A1A0,A1A0,半加器,PLA逻辑阵列,通信与信息工程学院课件 by keane,16,A0,A1,F1,F0,A0,A1,A0,A1,A0,A1,F1,F0,A0,A1,A0,A1,PLA,PROM,PAL结构,通信与信息工程学院课件 by keane,17,A0,A1,F1,F0,A0,A1,A0,A1,PAL,通信与信息工程学院课件 by keane,18,PAL16L8,PAL16R4,纯组合逻辑电路。,组合/时序电路逻辑电路。,IO结构复杂，种类繁多，以至于使设计仍然离不开数据手册。使用、生产仍有所不便。由于一次
7、性编程，修改也不便。,通信与信息工程学院课件 by keane,19,GAL,通信与信息工程学院课件 by keane,20,GAL的两种基本型号GAL16V8（20引脚）GAL20V8（24引脚）可代替数十种PAL器件，因而称为通用可编程电路。,“与-或”结构；输出增加了输出逻辑宏单元（OLMC），可组态为：寄存器型和组合型输出可编程输出极性可编程三台控制,特点：1.可重复编程；2.100%可测试；3.既可以实现组合电路又可以实现时序电路。,通信与信息工程学院课件 by keane,21,逻辑宏单元,输入/输出口,输入口,全局时钟信号输入,全局三态控制,可编程与阵列,固定或阵列,GAL16V
8、8的结构,采用EEPROM工艺,通信与信息工程学院课件 by keane,22,GAL的输出逻辑宏单元-OLMC,S1，S0,编程接点,通信与信息工程学院课件 by keane,23,GAL OLMC PROGRAMME,寄存器输出的两种组态,组合逻辑输出的两种组态,通信与信息工程学院课件 by keane,24,课外习题1答案,回顾,PLD基本原理任何数字电路都是由基本门构成。任何组合逻辑电路可由能提供互补输入的与门-或门二级电路实现。任何时序电路都可由，组合逻辑电路+存储元件构成解释：基于乘积项的可编程逻辑结构？基于查找表的可编程逻辑结构？,通信与信息工程学院课件 by keane,25,
9、CPLD结构与工作原理,通信与信息工程学院课件 by keane,26,属于乘积项结构,简单PLD不足之处,阵列规模小。寄存器资源不足，且限制较多（如时钟、输出使能控制），时序电路扩展较难。I/O不灵活，三态控制控制。编程不便（需要专用编程工具）。,扩展乘积项,为适应更复杂的逻辑函数的需要，利用其它宏单元的逻辑资源，扩展乘积项。有两种方式，即共享扩展乘积项和并联扩展项馈送方式。,共享扩展乘积项结构,局部连线,共享扩展项提供的“与非”乘积项。,并联扩展项馈送结构,FPGA结构与工作原理,通信与信息工程学院课件 by keane,30,大部分FPGA是采用查找表结构查找表结构，就是用SRAM来构成
10、逻辑函数发生器。,0,0,0,0,0,1,0,1,0,0,0,0,0,1,0,1,输入A 输入B 输入C 输入D,16x1RAM,查找表原理,类似于16选1多路开关,查找表输出,.,IOC,IOC,.,IOC,IOC,.,IOC,IOC,.,IOC,IOC,.,IOC,IOC,.,IOC,IOC,.,IOC,IOC,.,IOC,IOC,.,IOC,IOC,.,IOC,IOC,.,IOC,IOC,.,IOC,IOC,EAB,EAB,FLEX 10K系列FPGA结构图,Fast Track,嵌入式阵列块Embedded Array Block,LAB块,IO单元,CPLD 与FPGA的编程配置,大
11、规模可编程逻辑器件的变成工艺基于电可擦除存储单元的EEPROM或Flash技术基于SRAM查找表的编程单元基于反熔丝编程单元（OTP）,通信与信息工程学院课件 by keane,33,用户板上的编程下载接口，,PLD,CPLD 与FPGA的编程配置,用户板,PC,ISP技术-In System Programmable,减少对器件的触摸和损伤不计较器件的封装形式,样机制造方便支持生产和测试流程中的修改,允许现场硬件升级迅速方便地提升功能,未编程前先焊接安装,系统内编程-ISP,在系统现场重编程修改,ISP功能提高设计和应用的灵活性,ALTERA的下载接口,下载电缆连接器,下载电缆接口电路,TC
12、K,TMS,TDI,TDO,TCK,TMS,TDI,TDO,所有电阻都为33本颜色为JTAG模式本颜色为PS模式,DCLK,nCONFIG,DATA0,CONF_DONE,nSTAUS,DCLK,CONF_DONE,nCONFIG,nSTAUS,DATA0,FPGA的配置,FPGA的配置方式,SRAM LUT有六种配置方式（引脚MSEL1和MSEL0）1、PS（Passive Serial)方式，MSEL1=0，MSEL0=0；2、PPS(Passive Parallel synchronous)方式，MSEL1=，MSEL0=0；3、PPA(Passive Parallel Asynchro
13、nous)方式，MSEL1=，MSEL0=；4、PSA(Passive Serial Asynchronous)方式，MSEL1=，MSEL0=0；5、JTAG方式，MSEL1=0，MSEL0=0；6、配置器方式。如用EPC器件配置。7、AS（Active Serial主动串行模式）,?,Look Up Table,JTAG FLEX 10K系列器件配置连线图,FPGA的三种工作状态：配置状态正在配置，用户I/O为高阻。初始化状态配置完成，内部资源正在复位中。用户状态配置完成，FPGA处于正常工作状态。,PS模式FPGA配置连线图,PS模式多FPGA配置连线图,前述方式是通过PC对FPGA重配
14、置，但在实际应用中是不可取的，通常用于开发调试。,专用配置器件配置,用配置器件配置FPGA的电路,FPGA的ISP,配置器可通过级连的方式扩容，以满足其容量要求。其连线同多FPGA配置。,PC可通过ByteBlaster对FPGA配置，进行调试。然后，通过JTAG接口对EPC2进行ISP编程，由EPC2对FPGA配置。,JTAG,ByteBlaster,用单片机配置FPGA电路,单片机用PPS模式配置,单片机用PS模式配置,由单片机程序实现时序实现PPS模式配置。,使用CPLD配置FPGA使用单片机配置的缺点：速度慢，不适用于大规模FPGA和高可靠应用；容量小，单片机引脚少，不适合接大的ROM以存储较大的配置文件；体积大，成本和功耗都不利于相关的设计。,通信与信息工程学院课件 by keane,47,回顾：,PLD基本原理与结构乘积项结构与查找表结构关于ISP技术-基本原理及方法,
