《逻辑门电路汇总课件.ppt》由会员分享，可在线阅读，更多相关《逻辑门电路汇总课件.ppt（41页珍藏版）》请在三一办公上搜索。
1、3 逻辑门电路,3.1 MOS逻辑门电路3.2 TTL逻辑门电路*3.3 射极耦合逻辑门电路*3.4 砷化镓逻辑门电路3.5 逻辑描述中的几个问题3.6 逻辑门电路使用中的几个实际问题*3.7 用VerilogHDL描述逻辑门电路,教学基本要求：1、了解半导体器件的开关特性；2、熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门 的逻辑功能；3、学会门电路逻辑功能分析方法；4、掌握逻辑门的主要参数及在应用中的接口问题。,3.逻辑门电路,3.1 MOS逻辑门,3.1.1 数字集成电路简介,3.1.2 逻辑门的一般特性,3.1.3 MOS开关及其等效电路,3.1.4
2、 CMOS反相器,3.1.5 CMOS逻辑门电路,3.1.6 CMOS漏极开路门和三态输出门电路,3.1.7 CMOS传输门,3.1.8 CMOS逻辑门电路的技术参数,1、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。,2、逻辑门电路的分类,二极管门电路,三极管门电路,TTL门电路,MOS门电路,PMOS门,CMOS门,分立门电路,NMOS门,3.1.1 数字集成电路简介,1.CMOS集成电路:广泛应用于超大规模、甚大规模集成电路,4000系列,74HC 74HCT,74VHC 74VHCT,速度慢与TTL不兼容抗干扰能力强功耗低,74LVC 74AUC,速度加快与TTL兼容负载能力强抗干
3、扰能力强功耗低,速度两倍于74HC与TTL兼容负载能力强抗干扰能力强功耗低,低(超低)电压速度更加快与TTL兼容负载能力强抗干扰能力强功耗低,2.TTL 集成电路:广泛应用于中大规模集成电路,3.1.1 数字集成电路简介,速度相当功耗低,速度加快功耗低,速度更快功耗更低,3.1.2 逻辑门电路的一般特性,1.输入和输出的高、低电平,输出高电平的下限值 VOH(min),输入低电平的上限值 VIL(max),输入高电平的下限值 VIH(min),输出低电平的上限值 VOL(max),当前级门输出高电平的最小值 时允许负向噪声电压的最大值。,负载门输入高电平时的噪声容限VNH：,当前级门输出低电平
4、的最大值 时允许正向噪声电压的最大值。,负载门输入低电平时的噪声容限VNL：,2.噪声容限,VNH=VOH(min)VIH(min),VNL=VIL(max)VOL(max),定义：在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力。,3.传输延迟时间,传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。,CMOS电路传输延迟时间,4.功耗,：指的是当电路没有状态转换时的功耗，即门电 路空载时电源总电流ID与电源电压VDD的乘积。,5.延时功耗积,是速度功耗综合性的指标。延时功耗积，用符号DP表示。,扇
5、入数：取决于逻辑门的输入端的个数。,6.扇入与扇出数,对于TTL门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，CMOS门电路有动态功耗。,：指的是电路在输出状态转换时的功耗。,扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。,（a)带拉电流负载,当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。,高电平扇出数:,驱动门输出高电平时,(b)带灌电流负载,当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。,驱动门输出低电平时
6、,各类数字集成电路主要性能参数的比较,3.1.3 MOS开关及其等效电路,：MOS管工作在可变电阻区，输出低电平,:MOS管截止，输出高电平,当I VT,当I VT,vGS,MOS管相当于一个由vGS控制的无触点开关。,MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。,MOS管截止，相当于开关“断开”输出为高电平。,当输入为低电平时：,当输入为高电平时：,3.1.4 CMOS 反相器,1.工作原理,vi,vGSN,vGSP,TN,TP,vO,0 V,0V,-10V,10 V,10 V,10V,0V,0 V,VTN=2 V,VTP=-2 V,逻辑图,逻辑表达式,P沟道MOS管输出特性
7、曲线坐标变换,输入高电平时的工作情况,输入低电平时的工作情况,作图分析：,2.电压传输特性和电流传输特性,VTN,电压传输特性,3.CMOS反相器的工作速度,在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：10 ns。,带电容负载,1.CMOS 与非门,(a)电路结构,(b)工作原理,VTN=2 V,VTP=-2 V,N输入的与非门的电路?,输入端增加有什么问题?,3.1.5 CMOS 逻辑门,1,1,0,或非门,2.CMOS 或非门,VTN=2 V,VTP=-2 V,N输入的或非门的电路的结构?,输入端增加有什么问题?,3.异或门电路,4.输入、输出保护电路和缓冲
8、电路,采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。,（1）输入端保护电路:,(1)0 vI VDD+vDF,(2)vI VDD+vDF,二极管导通电压：vDF,(3)vI-vDF,当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加:-vDF vG VDD+vDF，保护了输入电路。,D1、D2截止,D1导通,D2截止,vG=VDD+vDF,D2导通,D1截止,vG=-vDF,RS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。,D2-分布式二极管(iD大),（2）CMOS逻辑门的缓冲电路,输入、输出端加了反相器作为缓冲电
9、路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能,1.CMOS漏极开路门,输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。,3.1.6 CMOS漏极开路（OD）门和三态输出门（TSL)电路,0,1,1.）CMOS漏极开路门的提出,（2）漏极开路门的结构与逻辑符号,(c)可以实现线与功能;,电路,逻辑符号,(b)与非逻辑不变；,漏极开路门输出连接,(a)工作时必须外接电源和电阻;,(2)上拉电阻对OD门动态性能的影响,Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值
10、IOL(max）。,电路带电容负载,Rp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。,最不利的情况：只有一个 OD门导通，,为保证低电平输出OD门的输出电流不能超过允许的最大值 IOL(max)且VO=VOL(max），RP不能太小。,当VO=VOL,(3)上拉电阻的计算,当VO=VOH,为使得高电平不低于规定的VOH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max)：,当VO=VOL,当VO=VOH,1,1,0,I IL（total)=mIIL,I IH（total)=mIIL,m为输入端数,用OD门电路驱动发
11、光二极管LED:只要在电路中串接一个限流电阻即可:,VF为LED的正向压降，ID为LED需要的电流。,?,实现逻辑电平转换:,用做驱动器,OC门主要应用,2.三态(TSL)输出门电路,1,0,0,1,1,截止,导通,1,0,0,截止,导通,0,1,0,截止,截止,X,1,0,1,EN=1时，L=AEN=0,L为高阻态,高阻,使能端的两种控制方式,低电平使能,高电平使能,三态门的逻辑符号,三态门在计算机总线结构中有着广泛的应用。,三态门的应用,任何时刻只能有一个控制端有效,（b）组成双向总线，实现信号的分时双向传送。,（C）实现线与,3.1.7 CMOS传输门(TG)(双向模拟开关),1.CMO
12、S传输门电路,逻辑符号,2、CMOS传输门电路的工作原理,设TP:|VTP|=2V，TN:VTN=2 VI的变化范围为5V到+5V。,5V,+5V,5V到+5V,GSN VTN,TN截止,GSP=5V(-5V到+5V)=(10到0)V,开关断开，不能转送信号,GSN=-5V(5V到+5V)=(0到-10)V,GSP0,TP截止,+5V,5V,GSP=5V(3V+5V)=2V 10V,GSN=5V(5V+3V)=(102)V,b、I=3V5V,GSNVTN,TN导通,a、I=5V3V,TN导通，TP导通,C、I=3V3V,C=0,TG1导通,TG2断开 L=X,TG2导通,TG1断开 L=Y,C=1,传输门的应用,主要应用：作模拟开关,写出下列逻辑电路的输出表达式L：,CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。,3.1.8 CMOS逻辑门电路的技术参数,CMOS门电路各系列的性能比较,习题,3.1.13.1.2 3.1.6 3.1.8 3.1.9 3.1.11 3.1.12 3.1.14,
