《结型场效应晶体管教学课件PPT.ppt》由会员分享，可在线阅读，更多相关《结型场效应晶体管教学课件PPT.ppt（41页珍藏版）》请在三一办公上搜索。
1、第六章 结型场效应晶体管,6.1 pn结场效应晶体管（JFET）6.2 金属-半导体场效应晶体管（MESFET）参考书1集成电路器件电子学（第三版）Device Electronics for Integrated Circuit Richard S.Muller,Theodore I.Kamins,Mansun Chan 著王燕，张莉译 许军审效,电子工业出版社p184-190页2晶体管原理，刘永 张福海编著，国防工业出版社，2002.1，p273-303,6.1 pn结场效应晶体管（JFET）,6.1.1 JFET器件基本工作原理6.1.2 JFET器件器件类型和代表符号6.1.3 JFE
2、T器件分析-源极接地，漏极上加小的偏压VD6.1.4 JFET器件分析-源极接地，漏极上加大的偏压VD 6.1.5 JFET参数,6.1.1 JFET器件基本工作原理,源极向沟道提供多数载流子。沟道：栅极的耗尽区和衬底pn结耗尽区之间的中性区。衬底通常接地。n沟道JFET中漏极正偏，电流通过沟道从漏极流向源极。如果将源极接地，同时在栅极上加负偏压，pn界的耗尽区将扩大，沟道变窄，沟道电阻增加，导致从沟道流向源端的电流减小，栅极上外加偏压可以控制沟道中的电流。p 沟道JFET中电流从源端流向漏端。因为只有少量的电流流向反偏pn结，所以控制电极上的功耗非常小，而更多的功率通过控制电流得以传递。这种
3、结型场效应晶体管可用做功率放大器。,N沟道结型场效应晶体管的基本结构,6.1.2 JFET器件器件类型和代表符号,耗尽型：栅压为零时已存在导电沟道的器件。（常开）增强型：栅压为零时不存在导电沟道的器件。（常关）例：高阻材料，当栅压为零时，栅结扩散电势已使沟道完全耗尽而夹断，因而栅压为零时不存在导电沟道，只有当施加一定的正向栅压才能形成导电沟道的器件，叫增强型器件。应用：高速低功耗电路,6.1.3 JFET器件分析-源极接地，漏极上加小的偏压VD,公式推导,沟道电阻：（1）式中沟道电阻率：（2）漏极电流：（3）（4）（5）把（4）、（5）代入（3）得（6）n型区完全没有耗尽区时的电导：（7）,栅
4、长为L的JFET的沟道区,讨论,电流（8）在给定栅压下，并且外加漏极电压很小时，可得到ID和VD之间呈线性关系；而根据栅沟道结为突变结的条件，上式中漏极电流与栅极电压成平方根关系；电流在外加栅极电压等于零时最大。,6.1.4 JFET器件分析-源极接地，漏极上加大的偏压VD,当漏端电压相对源端较高时，JFET沟道中耗尽区宽度沿沟道方向发生变化,沟道和栅之间的电压是y的函数，因此耗尽区宽度和沟道横截面积都随y变化。耗尽区靠近漏端的电压比源端高，因此耗尽区在漏端要宽一些。采用缓变近似，即假设从源端到漏端，沟道和耗尽宽度变化缓慢。,电流电压关系推导,y处沟道长度dy上的电压增量为：（9）耗尽区宽度
5、受到电压 的控制，是y处的沟道电势，因此（10）把（10）代入（9）并对两端积分得：（11）求出积分，并重新整理得：（12）,JFET中耗尽区性质漏极电压较小时,在漏极电压较小的情况下，（12）式变为（8）式，电流随漏极电压线性增加。然而，当漏极电压较大时，电流随漏加电压的增加缓慢。,JFET中耗尽区性质漏极电压为饱和电压时,当漏极电压较大时，电流将达到极大值，然后开始随着漏极电压增加而减少，但这与实际情况不符。原因：当漏极电压增加时，漏端导电沟道的宽度减少，直到该区域完全耗尽，如图上图所示。当这一现象发生时，等式（9）不再成立，所以这个等式仅在VD小于沟道夹断时的漏极电压时才有效。当沟道被夹
6、断时，仍然有电流流过，因为电子通过沟道向漏端运动时没有势垒阻挡，当他们到达夹断区边界（夹断点）时，被从漏端指向源端的电场直接拉到漏端。,JFET中耗尽区性质漏极电压大于饱和电压时,如果漏端电压继续增加，更多的电压将会降落在漏端附近的这一耗尽的高场区，漏极电流将保持不变（饱和），这种现象称为饱和。,JFET的输出特性曲线,短沟道时，有效沟道长度缩短，饱和特性曲线与上述曲线有较大偏差。例：沟道掺杂浓度为1016cm-3时，比饱和电压高5V的电压将使沟道耗尽区增加1.0m，当L=8m时，L/Leff=8/7，当L=2m，则会发生较大偏差。,JFET的转移特性曲线,6.1.5 JFET参数,漏极饱和电
7、压 漏极饱和电流 关断电压VT（Vp）最小沟道电阻Rmin 栅极截止电流IGSS和栅极输入电阻RGS 漏源击穿电压BVDS 输出功率PO 跨导gm,漏极饱和电压,定义：漏端附近沟道完全耗尽时对应的漏极电压。饱和时耗尽层宽度为t，由（10）式得：（13）,漏极饱和电流,定义：与饱和电压对应的漏极电流称为饱和漏电流（14）（7）上式L应变为Leff或乘以L/Leff。从（13）、（14）及输出特性曲线可以看出，饱和漏电流在栅偏压为零时最大，且随外加负偏压的增加而减小，相应的饱和漏极电压也减小。,关断电压VT（Vp）,负栅偏压足够大时，饱和漏极电流将减少至零。由（14）式得：（15）,最小沟道电阻R
8、min,定义：VGS=0，VDS足够小，即器件工作在线形区时，源漏之间的沟道电阻，也称为导通电阻。由（1）、（4）、（5）得：（16）,栅极截止电流IGSS和栅极输入电阻RGS,由于JFET的栅结总是反向偏置状态，因此，栅极截止电流就是PN结少子反向扩散电流、势垒区产生电流及表面漏电流的总和。在平面型JFET中，一般表面漏电流很小，截止电流主要由PN结少子反向扩散电流、势垒区产生电流构成，其值在10-910-12A之间。因此，栅源输入电阻相当高，其值在108以上。但对于功率器件而言，栅极截止电流将大大增加。,漏源击穿电压BVDS,在沟道较长器件中，当漏端栅结电压增加到PN结反向击穿电压时，漏端
9、所加电压即为漏源击穿电压BVDS。根据定义，BVDS-VGS=BVB 因此，漏源击穿电压 BVDS=VGS+BVBBVB-栅PN结反向击穿电压；VGS-栅源电压。N沟，VGS 0，所以，从上式可以得知，随着|VGS|的增加，BVDS下降。,输出功率PO,正比于器件所能容许的最大漏极电流IDmax和器件容许的最高漏源峰值电压（BVDS-VDsat）的乘积。即：Po正比于IDmax（BVDS-VDsat）对于功率器件来讲，不仅要求其电流容量大，击穿电压高，且在最高工作电流下具有小的漏源饱和电压。,跨导gm,标志着栅极电压对漏极电流的控制能力，定义：（17）跨导在饱和区达到最大值，由（17）式得：（
10、18）注意：上述分析包括了几个假设：耗尽层宽度由栅-沟道结控制，而不受衬底-沟道结影响。在漏极电压比等式（13）计算得到的电压低时沟道就完全耗尽。加在衬底和源之间的电压有时候也被用来控制器件的特性。在（9）式中加入衬底偏置对为耗尽的沟道的调制作用，可以很容易计算出衬偏效应。,6.2 金属-半导体场效应晶体管（MESFET）,6.2.1 MESFET结构的发展过程6.2.2 MESFET的栅结构 6.2.3 GaAs MESFET结构,6.2.1 MESFET结构的发展过程,最初结构,器件的有源层直接生长在掺Cr（铬）的半绝缘GaAs衬底上，然后在有源层上分别制作肖特基结和欧姆接触。缺点：由于有
11、源层直接作在半绝缘衬底上，衬底上的缺陷，直接影响器件特性，因此这种结构的器件噪声特性差。,添加一缓冲层,在有源层和衬底之间添加缓冲层。由于缓冲层减小了衬底缺陷对有源层的影响，所以器件噪声特性和增益均有所改善。,掺入重掺杂的N+层,可减小源漏串联电阻。此层可用外延生长或离子注入掺杂而成。,凹槽结构,可降低漏接触处电场，从而提高击穿电压，增加器件的输出功率。,6.2.2 MESFET的栅结构,半绝缘结构,对于普通的MESFET，当栅下杂子浓度达到1017cm-3时，肖特基势垒结的漏电流增加，器件特性变坏。因此要减小栅结漏电流，必须降低栅下半导体的杂子浓度。用Ar+轰击形成半绝缘栅。,缓冲层结构,栅
12、金属与有源层间插入一低浓度的缓冲层。优点：可以减小器件的栅电容，降低栅结漏电流，提高栅击穿电压，改善器件微波特性，对提高截止频率和最大振荡频率有利。,埋栅结构,利用Pt在热处理时掺入GaAs中形成的埋栅结构，与凹栅相似。,自对准结构,栅以外是高浓度区，因而可以减小表面能级的影响。,双栅结构,栅极G1、G2互相独立，靠近源侧的G1为信号栅，靠近漏侧的G2为信号栅。优点：可以分别对两个栅极进行控制，使电路功能增加；第二个栅G2可以减弱器件内部反馈，从而提高器件增益，增加器件的稳定性。,6.2.3 GaAs MESFET结构,普通的GaAs MESFET结构,GaAs与Si相比的优点：电子迁移率比S
13、i约高5倍；约两倍于Si饱和速度的峰值速度；衬底的半绝缘性；可制作良好的肖特基结制备方法：在掺Cr的半绝缘衬底上生长缓冲层；掺S的N型有源层,有凹栅的GaAs MESFET结构,GaAs JFET与 MESFET相比：PN结的热稳定性优于肖特基势垒，自建势高于肖特基势垒，因而JFET的逻辑摆幅大于 MESFET，且抗噪声能力强。GaAs JFET应用于高速低功耗电路。,V型槽JFET,两边的V型槽是用于沟道间相互隔离的隔离槽，中间的V型槽是沟道槽。优点：V型槽JEFT的有效沟道长度小于栅长L，因而其导通电阻变小，跨导增大。器件工作在饱和区时，VJFT的夹断点在靠近沟道的中点，而不是漏端，因此，V型槽JEFT的器件性能优于平面JEFT。,
