《【精品PPT】硅加工工艺.ppt》由会员分享，可在线阅读，更多相关《【精品PPT】硅加工工艺.ppt（205页珍藏版）》请在三一办公上搜索。
1、第二章 硅加工工艺,电子科学与技术专业 于平平办公室 B305河北科技大学,主要内容：标准双极工艺多晶硅栅CMOS工艺模拟BiCMOS工艺,2.1半导体工艺的发展,最早的工艺只能制造分立器件：开关二极管和双极型晶体管1960年第一个集成电路出现，由一些双极型晶体管和扩散电阻构成的简单逻辑门20世纪60年代中期出现了第一块模拟集成电路，由匹配晶体管阵列、运算放大器和基准电压源组成。各种工艺的优缺点：双极逻辑速度快但功耗极大，MOS集成电路功耗低，但在早期的工艺中存在不可预测的阈值电压漂移。这个问题被20世纪70年代出现的多晶硅栅工艺解决。20世纪80年代中期，出现了专门为混合信号设计的双极BIC
2、MOS工艺，将数字和模拟功能集成在单个混合信号集成电路上。,2.12集成电路制作过程,2.3标准双极工艺,2.3.1本征特征标准双极工艺的特征：以牺牲PNP晶体管性能的代价来优化NPN晶体管。原因：NPN是电子导电，PNP是空穴导电的。空穴的迁移率电子的迁移率，不仅减小了PNP的 值，而且降低了开关速度。标准双极工艺采用结隔离(JI)以阻止相同衬底上器件间不希望出现的电流流动。器件位于淀积在轻掺杂P型衬底上的轻掺杂N型外延层中。,2.3.2制造顺序,由8个掩模操作组成初始材料：轻掺杂的(111)晶向P型衬底。使用(111)硅有助于抑制标准双极工艺固有的寄生PMOS管。,N型埋层1.生长薄氧化层
3、；2.涂光刻胶；3.用NBL掩膜板；4.在刻蚀窗口用离子注入或热淀积法使N型杂质(As,Sb)进入晶片，形成N埋层。5.退火；目的：1.退火修复晶格损伤；2.在硅表面生长少量具有轻微不连续型的氧化层。,外延生长 首先要去除晶片上的氧化层，再生长10-25um的轻掺杂N型外延层。外延时，表面不连续性将以约45度的角度向上传递。外延结束后，NBL阴影将横向平移长约外延层厚度的距离。,隔离扩散1.氧化晶片；涂光刻胶；2.通过精准确定偏移量修正图形平移使掩模板与NBL阴影对齐。3.淀积高浓度的硼4.高温退火，使隔离扩散向下移动,深N+扩散(提供到NBL的低阻连接)1.涂光刻胶，采用深N+掩膜；2.高浓
4、度磷淀积后高温退火形成深N+阱；深N+退火后，深N+扩散和隔离扩散都达到最终结深。隔离岛已彻底形成。,基区注入1.涂光刻胶，采用基区掩模板；2.氧化刻蚀出窗口，注入低浓度硼(B)使N型外延层反型，形成NPN晶体管的基区。3.高温退火修复注入损伤并确定基区结深。为提高表面掺杂浓度还可以对隔离区进行基区注入，这种工艺称为隔离区上基区(BOI)。,发射区扩散1.涂光刻胶，用发射区掩模板；2.在形成NPN管发射区和要制作N型外延层或深N+扩散欧姆接触的区域刻蚀氧化层露出硅表面。3.高浓度磷淀积形成发射区（常用POCl3作扩散源）；,接触(形成金属连线和保护层)在晶体表面涂光刻胶，使用接触掩模板光刻，露
5、出硅表面，称为OR接触(去除氧化物)。金属化 在整个晶片上蒸发或溅射一铜铝合金层(包含2%的硅以抑制发射区穿通，包含0.5%的铜以改善电迁移特性)标准双极工艺为降低互联线阻抗和防止电迁移发生会使用相对较厚的金属化层，通常为至少1.0um。金属化后的晶片使用金属掩膜版光刻，形成互联系统。,覆盖保护层1.在整个晶片上淀积一层厚的保护层(PO),氮化物保护膜提供优良的机械和化学保护。有的工艺在氮化层下面使用掺杂的磷硅玻璃层(PSG)或直接替代氮化层。2.涂光刻胶，并用PO掩膜版刻出图形。,19,20,埋层 外延层作用,在晶体管的电学参数中，特征频率ft,饱和压降Uces，最大集电极电流ICM，击穿电
6、压UBRCEO，结电容都与集电区的掺杂浓度有关。而且他们对集电区浓度的要求相互矛盾。为了获得高的击穿电压、小的结电容，要求集电区电阻率高为了获得小的饱和压降Uces（直接决定逻辑电路的输出低电平，越小越好）和集电区串联电阻,提高特征频率fT和ICM要求电阻率低,21,外延层的作用,为了获得高的击穿电压、小的结电容,22,隔离的实现,1.P+隔离扩散要扩穿外延层，与p型衬底连通。因此，将n型外延层分割成若干个“岛”。2.P+隔离接电路最低电位，使“岛”与“岛”之间形成两个背靠背的反偏二极管。,23,光刻掩膜版汇总,埋层区,隔离墙,硼扩区,磷扩区,引线孔,金属连线,24,外延层电极的引出,欧姆接触
7、电极：金属与掺杂浓度较低的外延层相接触易形成整流接触（金半接触势垒二极管）。因此，外延层电极引出处应增加浓度。,金属与半导体接触？,形成欧姆接触的方法？,低势垒，高复合，高掺杂,2.3.3可用器件,标准双极工艺是为了制造NPN晶体管和扩散电阻发展起来的，相同的工艺步骤还可用以制造PNP晶体管、几种电阻和一种电容。这些器件构成了适于制造各种模拟电路的基本器件库。注：标准双极器件的尺寸以密耳(mil)为单位1mil=0.001英寸,NPN晶体管NPN管的集电区由N型外延隔离岛组成，基区和发射区由逐次反向掺杂制造而成。载流子垂直从发射区穿过发射扩散区下的薄层基区流入集电区。集电结和发射结的结深之差决
8、定了有效基区的宽度。这些尺寸完全由扩散工艺控制，不受光刻对准误差的影响，使基区宽度远小于误差容限。,集电区由重掺杂NBL上的轻掺杂N型外延层构成。轻掺杂外延层可形成宽的集电结耗尽区。NBL和深N+扩散提供了到晶体管动态基区之下的外延层部分的低阻通路，这种方式，集电区电阻可以减小至100欧以下。,40V标准双极工艺的最小发射区NPN管的典型器件参数,PNP晶体管标准双极工艺由于没有P型隔离岛，因而不能制造隔离的纵向PNP管。非隔离的PNP晶体管通过采用衬底作为集电区构成。集电极通常和芯片的衬底电位相连，接地或者负电位。,衬底PNP管的基区由N型隔离岛构成，发射区通过基区扩散制造。集电极电流必须经
9、衬底和隔离区流出。外延层的最终厚度与基区结深之差决定了衬底PNP管的基区宽度。,横向PNP管以牺牲器件性能换取隔离的集电极。横向PNP管的集电区和发射区由扩入N型隔离岛上的基区扩散形成。隔离岛称为基区。工作区在水平方向，从中心的发射区向周围的集电区运动。分离的两个基区扩散决定了晶体管的基区宽度。,电阻标准双极性工艺并不包含专为制造电阻的任何扩散，但几种电阻可通过使用其他器件的层制造出来。电阻单位：欧姆每方块()。方块电阻通过测量已知形状的材料的样片来确定。硅扩散方块电阻的典型值为55000()。基区电阻由N型隔离岛上的基区扩散条形成，且连接后使得基区-外延层结反偏。将隔离岛连接到电阻上的最高电
10、位端可保证隔离。隔离岛也可连接到电路中任何高于电阻电位的节点。,发射区电阻是由隔离岛内被基区扩散隔离的发射区扩散形成的。连接基区使发射结反偏，同时对隔离岛施加偏压使集电结反偏。方法：将基区接到电阻的低电位端，隔离岛接在高电位端。可通过添加NBL帮助抑制寄生的衬底PNP管的作用。发射区的方块电阻相对较低(小于10欧姆每方块)，发射结击穿电压大约将电阻两端的差压限制为6V。,埋层电阻由基区扩散和发射区扩散相结合形成。发射区形成平板覆盖于基区薄条的中部上方。基区条两端有接触孔并位于发射区两侧。隔离岛与发射区都是N型的，因此为电相连。为确保隔离，隔离岛接触使两者的偏置略高于电阻电位。电阻由是发射区以下
11、的基区扩散部分形成。埋层基区薄且掺杂浓度低，因此阻抗可超过5000欧姆每方。发射结击穿电压限制了电阻两端的压差为7V。与发射区电阻和基区电阻相比，基区埋层电阻的阻值变化过大。,电容标准双极工艺并不支持电容。由于所有的氧化层都过厚以至于除了最小的电容外部能制造其他电容。发射结耗尽区具有0.8fF/um2数量级的电容，可用于制作所谓的结电容(junction capacitor)，由同一隔离岛上的基区扩散和发射区扩散的重叠部分形成。发射区与隔离岛短接，这样基区-隔离岛之间的电容可加到发射结电容上。,2.4多晶硅栅CMOS工艺,金属栅PMOS晶体管：在标准双极工艺的基础上增加两次光刻。1.N型隔离岛
12、作为PMOS管的衬底,2.3.1本质特征,1.在同一衬底上形成互补的PMOS晶体管和NMOS晶体管;2.不支持制造双极型晶体管，仅能制造范围很小的无源器件；与标准双极工艺的重要区别：衬底材料的选择，标准双极工艺采用(111)面硅通过增加表面态密度来提高PMOS管的厚场阈值，多晶硅栅CMOS工艺为了改善对阈值电压的控制采用(100)面硅来减小表面态密度。,采用多晶硅作为栅材料而不是铝：多晶硅安全的经受源/漏注入退火所需的高温；可动离子的影响也可通过对多晶硅栅掺磷达到最小化，因此多晶硅栅不仅可加快开关速度，还可更好的控制阈值电压。,2.3.2制造顺序,由9个掩膜操作组成初始材料采用重掺杂的P型(1
13、00)衬底以减小衬底电阻。,外延生长在衬底上生长一层轻掺杂的P型外延层，厚度510um，比标准双极工艺薄。NMOS管在外延层中直接形成，其中外延层作为背栅。由于该工艺不需要N型埋层，所以覆盖外延层的晶片可用做所有类型产品的初始材料。而标准双极工艺的每个产品都需要不同结构的NBL。,N阱扩散1.热氧化，涂光刻胶，光刻；2.注入一定剂量的磷离子；3.高温退火，产生深的轻掺杂N型区域，称N阱，典型的20VCMOS工艺的N阱结深约为5um。,在N阱CMOS工艺中，NMOS管位于外延层，而PMOS管位于阱中。反向掺杂经区造成的总杂质浓度增加，使阱中多子的迁移率略微降低，因此N阱工艺通过牺牲PMOS管的性
14、能来优化NMOS管的性能。衬底接地。P阱工艺使用N+衬底、N型外延层和P阱。NMOS晶体管在P阱中形成，PMOS晶体管在外延层中形成。该工艺通过牺牲NMOS管的性能来优化PMOS管的性能，但是由于电子的迁移率高于空穴，所以NMOS管的性能仍优于PMOS管，P阱工艺要求衬底接最高电位。P阱工艺和N阱工艺同时存在，但N阱工艺提供了性能更好的NMOS管，且允许衬底接地，同时还与BiCMOS工艺相兼容。,反型槽CMOS工艺采用LOCOS技术选择性的生长后氧化层，只在形成源器件的区域留下薄的缓冲氧化层。芯片上局部氧化区称为场区，未氧化区为槽区。LOCOS工艺首先在整个晶圆上淀积一层氮化硅，然后用反型槽掩
15、模板光刻氮化硅，最后采用选择性刻蚀去除场区上的氮化硅。采用反型槽掩模版.LOCOS中使用的氮化硅必须位于薄氧化层(缓冲氧化层)之上，因为氮化层的生长会产生机械应力，从而引起硅中晶格位错。缓冲氧化层可提供一个机械缓冲。,沟道终止注入在场区下面选择性的注入杂质以进一步提高厚场晶体管的阈值电压。P型外延场区接受P型的沟道终止注入，N型接受N型的沟道终止注入，因此沟道终止形成需要两步连续的离子注入。本书中是先进行大面积硼注入，接着进行一定图形的磷注入。硼注入使用光刻LOCOS氮化硅时留下的光刻胶，该掩膜暴露出了要淀积沟道终止的场区。然后再次涂光刻胶，使用沟道终止掩膜版光刻，露出N阱场区，进行磷注入对前
16、面的大面积硼注入反向掺杂，把NMOS的厚场区阈值提高到最大工作电压以上。,LOCOS工艺和虚拟栅氧化为提高LOCOS速率常使用蒸汽，或者使炉压升至5-10倍大气压，LOCOS氧化后，选用合适的刻蚀剂去除剩余的氮化阻挡掩膜。Kooi效应导致在沟槽区边缘周围的缓冲氧化层下形成氮化物淀积。这些淀积物可能引起栅氧化层完整性失效，可通过虚拟栅氧化来消除。用刻蚀剥去薄的缓冲氧化层，再用短暂的干氧氧化在沟槽区生长一薄层氧化物(虚拟栅氧化物)，任何保留的淀积氮化物将逐渐被氧化。,阈值调整虽然(100)面硅有助于稳定MOS管的阈值电压，但是背栅掺杂和栅电极材料会抑制获得可用的阈值电压。未经调整的PMOS管的阈值
17、电压可能在-1.5-1.9之间，而NMOS管可能在-0.2v到0.2v之间变化，经阈值调整后NMOS管为0.7V，PMOS管为-0.7v。,阈值调整方法：一种是采用两步独立注入，一次用来设定PMOS管的阈值电压，另一次用了设定NMOS管的阈值电压。另一种是仅用一步阈值调整同时降低PMOS管的阈值并提高NMOS管的阈值电压。晶圆涂上光刻胶后，使用阈值调整掩膜版在将形成MOS晶体管的区域开出窗口，硼阈值调整注入将穿透虚拟氧化层掺杂下的硅。阈值调整后，剥除虚拟栅氧化层并露出沟槽区的硅表面。,真正的栅氧化层采用干氧法减小由于表面态和固定氧化层电荷引起的过量电荷。因为栅氧化层极薄，因此氧化过程必须非常短
18、暂。10V MOS管一般要求0.03um的栅氧化层，而3V的晶体管的栅氧化层则可能小于0.01um。,多晶硅淀积和光刻在开关的瞬间有明显的交流电流通过栅电极，所以采用低阻多晶硅栅在很大程度上提高MOS电路的开关速度。对多晶硅栅惨磷，使其电阻减小到约2040欧姆每方。先淀积本征多晶硅，再用淀积或注入磷。多晶硅的光刻和刻蚀是CMOS工艺中最关键的光刻步骤，因为栅长的任何变化直接影响所得的晶体管跨导。,源/漏注入1.涂光刻胶，用NSD掩膜版光刻，注入砷，形成浅的重掺杂N型区。多晶硅栅阻止了向栅下区域的知己诶注入，因此减小了栅/源和栅/漏的交叠电容。2.去掉残留光刻胶，再次涂光刻胶，用PSD掩膜版光刻
19、，注入硼，形成浅的重掺杂P型区，去除光刻胶。PSD也相对于多晶硅自对准，因此PMOS管也有最小的交叠电容。3.短暂的退火，使源漏区上的氧化层略微加厚。,接触1.淀积多层氧化物(MLO)，MLO使沟槽区的氧化层加厚，同时覆盖并使暴露的多晶硅绝缘。2.晶圆上涂光刻胶，使用接触掩膜版光刻接触孔区。在重掺杂的源漏区可形成欧姆接触；在背栅接触附件加NSD或PSD注入可使背栅区形成欧姆接触。,金属化浅的NSD和PSD扩散易受尖峰效应的影响。大多数CMOS工艺采用接触硅化和难容阻挡金属化相结合的方法以确保源/漏区可靠的接触。接触孔硅化后，在晶圆上先溅射一层难熔金属薄膜，然后淀积较厚的掺铜铝层。涂光刻胶，用金
20、属掩膜版光刻，形成金属互联。多层金属:在第一层金属上淀积另一层氧化层，使与第二层金属绝缘，称夹层氧化物(ILO)，其形成方式与第一层相同。,保护层在最后一层金属上淀积保护层，可提供机械保护还可阻止对管芯的玷污。保护膜必须能够阻止可动离子穿透，所以通常是厚的磷硅玻璃(PSG)或压缩氮化层二者组成。涂光刻胶，用保护层(PO)掩膜版光刻晶圆。去除金属化区域上的保护层，使焊线可以连接集成电路。,2.3.3可用器件,多晶硅栅CMOS工艺最初用于制造低压NMOS和PMOS晶体管。同样的工艺步骤还可制造其它器件，包括自然MOS晶体管、衬底PNP管、几种电阻和一种电容，这些器件结合在一起可以形成各种类型的模拟
21、电路。,NMOS晶体管,PMOS晶体管,PNP管 N阱工艺中可以唯一制造的双极型晶体管。发射区由N阱中的PSD注入形成，N阱作为晶体管的基区。NSD扩散提供了到N阱的欧姆接触。集电区由P+衬底和阱外的P型外延层组成。,电阻多晶硅栅CMOS工艺可制造4种最有用的电阻由掺杂多晶硅条形成。多晶硅电阻由淀积在场氧化层上的多晶硅条组成，两端的接触可使它接入电路。,另一种类型的电阻是两端有接触孔的N阱条。在接触孔下设置NSD可以阻止整流肖特基势垒的形成。,电容用来制造MOS晶体管的栅氧化层也可用于制造电容。一个极板由掺杂的多晶硅组成，另一个极板由扩散区组成，一般为N阱。电容率一般在0.51.5fF/um2
22、范围内，与氧化层厚度有关。,2.4 BiCMOS工艺,20世纪80年代初，用户提出了在普通衬底上兼有模拟和数字子系统的混合信号电路的要求。典型的混合信号集成电路包含90%95%的数字电路和5%10%的模拟电路。CMOS逻辑的封装密度比双极逻辑大，功耗小。BiCOMS工艺基于CMOS工艺流程，增加了双极晶体管、高薄层多晶硅电阻及其他特殊器件。,2.4.1本质特征,BiCMOS工艺比较复杂，至少需要15块掩膜版，特殊情况甚至高达30块。典型的BiCOMS工艺为标准的CMOS流程，并增加了少量步骤用于构造合适的双极型晶体管。缺点：增加了芯片的成本，延长了制造时间，降低了工艺产量优点：具有更高性能的模
23、拟电路，需要更少的设计精力和更快的设计周期。,典型BiCMOS工艺与N阱CMOS工艺大致相同，但增加了3个掩膜步骤：NBL、深N+和基区。,增加NBL优点：1.NBL极大的减小了NPN晶体管的集电极电阻(主要寄生元件之一)；2.提供了更高的NPN晶体管工作电压；3.有抑制衬底寄生PNP管的作用。深N+区 作为工艺扩展；基区扩散：决定了NPN管的增益、击穿电压和厄尔利电压。,2.4.2制造顺序,初始材料选择偏离晶轴一定角度切割的P+(100)衬底以减小版图失真。增加一次外延淀积(用于NBL与p+衬底结合)，如果没有这一步，NBL会直接与衬底接触形成击穿电压很低的N+/P+结，轻掺杂约20um厚的
24、P型外延层。外延层的厚度有三个因素决定：下层衬底的向上扩散，NBL的向下扩散，及承受最大预期工作电压所需的耗尽区宽度。,N型埋层热氧化生成薄氧化层，采用N型埋层(NBL)掩膜对该氧化层进行光刻；注入N型杂质砷或锑，短暂退火；,外延生长进行二次P型外延层淀积。表面不连续性将通过外延层沿晶片与晶轴成45度的方向向上传递。外延生长完成后，NBL阴影约横向偏移10um。,N阱扩散和深N+区 1.涂光刻胶，用N阱掩膜版光刻，注入磷，退火，形成阱区扩散，在阱与NBL相接前停止退火。2.注入高浓度磷，做N+淀积。继续退火直到阱与深N+扩散与NBL交叠约各自结深的25%以减小纵向电阻。,基区注入生长薄缓冲氧化
25、层，使用基区掩膜版光刻，硼注入通过缓冲氧化层形成P区，退火，在高温中完成基区推结确定最终结深。,反型槽使用与多晶硅栅CMOS工艺相同的LOCOS工艺，即使用反型槽掩膜光刻厚LPCVD氮化层，并刻蚀出最终形成场氧化层的区域。,沟道终止注入将厚氧阈值提高到工作电压以上。大面积的硼沟道终止注入调整P型外延层上的厚场阈值，光刻后的磷沟道终止设定了所有阱区上的厚场阈值。涂光刻胶，掩膜版，硼注入；涂光刻胶，掩膜版，磷注入；磷注入抵消了之前淀积的硼，增加了阱区的表面浓度。,LOCOS处理与虚拟栅氧化,LOCOS氧化采用蒸汽或高压来提高氧化生长速率，然后，去除氮化层及其下面的缓冲氧化层。虚拟栅氧化过程可去除任
26、何长期残留的氮化物。,阈值调整单次硼阈值调整注入可同时提高NMOS阈值并降低PMOS阈值。选取合适的阱和外延层掺杂浓度，可同时将两阈值调整为期望的目标值0.70.2V涂光刻胶，用阈值调整掩膜光刻，然后注入所需剂量的硼杂质通过虚拟栅氧化层。,多晶硅淀积及光刻MOS晶体管的栅由淀积本征多晶硅后大面积磷淀积掺杂形成的重掺杂N型多晶硅构成。,源/漏注入模拟BiCMOS工艺制造的双极型晶体管击穿电压为1020V。在晶圆上涂光刻胶，采用N-S/D掩膜光刻。磷注入形成自对准于多晶硅栅的轻掺杂源区和漏区。,89,CMOS集成电路是目前应用最为广泛的一种集成电路，约占集成电路总数的95%以上。多晶硅CMOS工艺
27、技术是当代VLSI工艺的主流工艺技术，它是在PMOS与NMOS工艺基础上发展起来的。其特点是将NMOS器件与PMOS器件同时制作在同一硅衬底上。CMOS工艺技术一般可分为三类，即 P阱CMOS工艺 N阱CMOS工艺 双阱CMOS工艺,90,1.P阱CMOS工艺,P阱CMOS工艺以N型单晶硅为衬底，在其上制作P阱。NMOS管做在P阱内，PMOS管做在N型衬底上。,91,P阱CMOS工艺,电连接时，P阱接最负电位，N衬底接最正电位，通过反向偏置的PN结实现PMOS器件和NMOS器件之间的相互隔离。P阱CMOS芯片剖面示意图见下图。,92,由于氧化层中正电荷的作用以及负的金属(铝)栅与衬底的功函数差
28、，使得在没有沟道离子注入技术的条件下，制备低阈值电压(绝对值)的PMOS器件和增强型NMOS器件相当困难。于是，采用轻掺杂的n型衬底制备PMOS器件，采用较高掺杂浓度扩散的p阱做NMOS器件（使阈值电压从负变正，因为高的表面态会使NMOS的阈值电压为负），在当时成为最佳的工艺组合。,93,N阱CMOS芯片剖面示意图,2.N阱CMOS工艺,94,N阱CMOS正好和P阱CMOS工艺相反，它是在P型衬底上形成N阱。因为N沟道器件是在P型衬底上制成的，这种方法与标准的N沟道MOS(NMOS)的工艺是兼容的。在这种情况下，N阱中和了P型衬底，P沟道MOS管会受到过渡掺杂的影响。,95,N阱CMOS工艺,
29、早期的CMOS工艺的N阱工艺和P阱工艺两者并存发展。但由于N阱CMOS中NMOS管直接在P型硅衬底上制作，有利于发挥NMOS器件高速的特点，因此成为常用工艺。,96,3.双阱CMOS工艺,随着工艺的不断进步，集成电路的线条尺寸不断缩小，传统的单阱工艺有时已不满足要求，双阱工艺应运而生。,97,双阱CMOS工艺,通常双阱CMOS工艺采用的原始材料是在N+或P+衬底上外延一层轻掺杂的外延层，然后用离子注入的方法同时制作N阱和P阱。,98,双阱CMOS工艺,使用双阱工艺不但可以提高器件密度，还可以有效的控制寄生晶体管的影响，抑制闩锁现象。,99,一、硅片制备二、前部工序,1）P阱CMOS集成电路工艺
30、过程简介,100,掩膜1：P阱光刻具体步骤如下：1生长二氧化硅：,101,2P阱光刻：涂胶、掩膜对准、曝光、显影、刻蚀3去胶4掺杂：掺入B元素,102,掩膜2：光刻有源区淀积氮化硅光刻有源区场区氧化去除有源区氮化硅及二氧化硅生长栅氧淀积多晶硅,103,104,掩膜3：光刻多晶硅,105,掩膜4：P+区光刻 1、P+区光刻 2、离子注入B+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。3、去胶,106,CMOS集成电路是目前应用最为广泛的一种集成电路，约占集成电路总数的95%以上。CMOS工艺技术是当代VLSI工艺的主流工艺技术，它是在PMOS与NMOS工艺基础上发展起来的。其特点是将NMOS器件与
31、PMOS器件同时制作在同一硅衬底上。CMOS工艺技术一般可分为三类，即 P阱CMOS工艺 N阱CMOS工艺 双阱CMOS工艺,107,1.P阱CMOS工艺,P阱CMOS工艺以N型单晶硅为衬底，在其上制作P阱。NMOS管做在P阱内，PMOS管做在N型衬底上。,108,P阱CMOS工艺,电连接时，P阱接最负电位，N衬底接最正电位，通过反向偏置的PN结实现PMOS器件和NMOS器件之间的相互隔离。P阱CMOS芯片剖面示意图见下图。,109,n 沟 MOS（NMOS）,p 沟 MOS（PMOS）,110,由于氧化层中正电荷的作用以及负的金属(铝)栅与衬底的功函数差，使得在没有沟道离子注入技术的条件下，
32、制备低阈值电压(绝对值)的PMOS器件和增强型NMOS器件相当困难。于是，采用轻掺杂的n型衬底制备PMOS器件，采用较高掺杂浓度扩散的p阱做NMOS器件（使阈值电压从负变正，因为高的表面态会使NMOS的阈值电压为负），在当时成为最佳的工艺组合。,111,N阱CMOS芯片剖面示意图,2.N阱CMOS工艺,112,N阱CMOS正好和P阱CMOS工艺相反，它是在P型衬底上形成N阱。因为N沟道器件是在P型衬底上制成的，这种方法与标准的N沟道MOS(NMOS)的工艺是兼容的。在这种情况下，N阱中和了P型衬底，P沟道MOS管会受到过渡掺杂的影响。,113,N阱CMOS工艺,早期的CMOS工艺的N阱工艺和P
33、阱工艺两者并存发展。但由于N阱CMOS中NMOS管直接在P型硅衬底上制作，有利于发挥NMOS器件高速的特点，因此成为常用工艺。,114,3.双阱CMOS工艺,随着工艺的不断进步，集成电路的线条尺寸不断缩小，传统的单阱工艺有时已不满足要求，双阱工艺应运而生。,115,双阱CMOS工艺,通常双阱CMOS工艺采用的原始材料是在N+或P+衬底上外延一层轻掺杂的外延层，然后用离子注入的方法同时制作N阱和P阱。,116,双阱CMOS工艺,使用双阱工艺不但可以提高器件密度，还可以有效的控制寄生晶体管的影响，抑制闩锁现象。,117,一、硅片制备二、前部工序,1）P阱CMOS集成电路工艺过程简介,118,掩膜1
34、：P阱光刻具体步骤如下：1生长二氧化硅：,119,2P阱光刻：涂胶、掩膜对准、曝光、显影、刻蚀3去胶4掺杂：掺入B元素,120,掩膜2：光刻有源区淀积氮化硅光刻有源区场区氧化去除有源区氮化硅及二氧化硅生长栅氧淀积多晶硅,121,122,掩膜3：光刻多晶硅,123,掩膜4：P+区光刻 1、P+区光刻 2、离子注入B+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。3、去胶,124,CMOS集成电路是目前应用最为广泛的一种集成电路，约占集成电路总数的95%以上。CMOS工艺技术是当代VLSI工艺的主流工艺技术，它是在PMOS与NMOS工艺基础上发展起来的。其特点是将NMOS器件与PMOS器件同时制作在同
35、一硅衬底上。CMOS工艺技术一般可分为三类，即 P阱CMOS工艺 N阱CMOS工艺 双阱CMOS工艺,125,1.P阱CMOS工艺,P阱CMOS工艺以N型单晶硅为衬底，在其上制作P阱。NMOS管做在P阱内，PMOS管做在N型衬底上。,126,P阱CMOS工艺,电连接时，P阱接最负电位，N衬底接最正电位，通过反向偏置的PN结实现PMOS器件和NMOS器件之间的相互隔离。P阱CMOS芯片剖面示意图见下图。,127,n 沟 MOS（NMOS）,p 沟 MOS（PMOS）,128,由于氧化层中正电荷的作用以及负的金属(铝)栅与衬底的功函数差，使得在没有沟道离子注入技术的条件下，制备低阈值电压(绝对值)
36、的PMOS器件和增强型NMOS器件相当困难。于是，采用轻掺杂的n型衬底制备PMOS器件，采用较高掺杂浓度扩散的p阱做NMOS器件（使阈值电压从负变正，因为高的表面态会使NMOS的阈值电压为负），在当时成为最佳的工艺组合。,129,N阱CMOS芯片剖面示意图,2.N阱CMOS工艺,130,N阱CMOS正好和P阱CMOS工艺相反，它是在P型衬底上形成N阱。因为N沟道器件是在P型衬底上制成的，这种方法与标准的N沟道MOS(NMOS)的工艺是兼容的。在这种情况下，N阱中和了P型衬底，P沟道MOS管会受到过渡掺杂的影响。,131,N阱CMOS工艺,早期的CMOS工艺的N阱工艺和P阱工艺两者并存发展。但由
37、于N阱CMOS中NMOS管直接在P型硅衬底上制作，有利于发挥NMOS器件高速的特点，因此成为常用工艺。,132,3.双阱CMOS工艺,随着工艺的不断进步，集成电路的线条尺寸不断缩小，传统的单阱工艺有时已不满足要求，双阱工艺应运而生。,CMOS工艺流程(以N阱CMOS为例),反相器版图,清洁硅表面有利于生长SiO2,2.生长P外延层,3。初始氧化(一次氧化)。目的：在已经清洗洁净的N型硅表面上生长一层二氧化硅，作为N型衬底（N阱）掺杂的屏蔽层。,4.放置掩膜版。第一次光刻淹没版，其图形是所有需要制作N阱和相关N-区域的图形。,5.曝光,6.利用无机溶液如硫酸或干式臭氧(O3)烧除法将光刻胶去除。
38、,7.N阱离子注入利用离子注入的技术，将磷打入晶圆中，形成N阱,8.去除光刻胶,9.退火和杂志再分布将离子注入后的硅片去除表面的光刻胶并清洗干净，在氮气环境(中性环境)下退火，恢复被离子注入损伤的硅晶格。退火完成后，在高温下进行杂志再分布，目的是形成所需的N阱结深。,10.低氧生长。通过热氧化在平整的硅表面生长一层均匀的氧化层。目的是作为硅与氧化硅的缓冲层，因为下一步工艺是淀积氮化硅，如果直接将氮化硅淀积在硅表面，虽然对屏蔽场氧化效果是一样的，但由于氮化硅与硅的晶格不匹配，将硅表面引入晶格缺陷，所以生长一层底氧将起到缓冲作用。以后底氧去除后，硅表面仍保持较好的界面状态。,11.淀积氮化硅并刻蚀
39、场区淀积氮化硅：采用CVD技术在底氧上淀积一层氮化硅薄膜光刻有源区、刻蚀氮化硅：采用等离子体干法刻蚀技术，在有源区保留氮化硅，在场区去除氮化硅。有源区：指将来要做晶体管、掺杂和接触电极等的 区域；场区：是芯片上有源区之外的所有区域，场区的氧化层厚度远大于有源区的氧化层厚度。,淀积氮化硅,涂光刻胶,掩膜,曝光,显影,刻蚀氮化硅,去除光刻胶,场氧化：对硅片进行高温热氧化，生长大约1.2um厚度的场氧化层。因为氮化硅保护，所以在有源区不会生长氧化层，仅在场区生长了所需的厚氧化层。,去除氮化硅、栅氧化:采用干法刻蚀技术将硅片表面的氮化硅层全部去除，并将底氧化层也去除。,在清洗以后进行栅氧化，生长一层高
40、质量的氧化层。,淀积多晶硅：利用CVD技术淀积多晶硅薄膜,淀积掩膜层,涂光刻胶,曝光,刻蚀多晶硅图形：利用干法刻蚀技术刻蚀多晶硅,去除光刻胶,栅氧化层刻蚀,离子注入形成PMOS的源漏区利用光刻技术形成PMOS源极及漏极区域的屏蔽之后，再利用离子注入技术将硼元素注入源极及漏极区域，而后将晶圆表面的光刻胶去除。,涂光刻胶,放置掩膜板,显影,注入磷离子,离子注入形成NMOS源漏区涂光刻胶后，利用光刻技术形成NMOS源极与漏极区域的屏蔽，再利用离子注入技术将磷元素注入源极与漏极区域，而后将晶圆表面的光刻胶去除。,利用退火技术，将经离子注入过的漏极和源极进行扩散处理,加入硼磷杂质的二氧化硅有较低的溶点，
41、硼磷氧化层加热到摄氏800度时会有软化流动的特性，可以利用来进行晶圆表面初级平坦化，以利后续光刻工艺条件的控制。,接触孔的形成涂光刻胶，利用光科技术形成第一层接触金属孔的屏蔽。再利用活性离子刻蚀技术刻蚀出接触孔。,采用金属填充通孔,定义出第一层金属的图形淀积第一层金属并完成第一层技术引线的光刻和刻蚀。通过溅射的方法在硅表面淀积一层金属，作为第一层金属引线材料。然后采用第一层金属掩膜板进行光刻，通过干法刻蚀技术完成第一层金属引线的刻蚀，从而获得第一层金属引线图形。,通过溅射的方法在硅表面淀积一层金属，作为第一层金属引线材料。,涂光刻胶,放置掩膜板,曝光,显影,淀积一层介电层在晶圆上,第二层金属光
42、刻与刻蚀类似于第一层金属光刻与刻蚀的方法。,利用光刻技术及活性离子刻蚀技术制作通孔(Via),作为两金属层之间连接的孔道，之后去掉光刻胶。,Metal2的形成沉积第二层金属膜在晶圆上，利用光刻技术制作出第二层金属的屏蔽，接着刻蚀出第二层金属连接结构。,淀积保护氧化层利用PECVD方法沉积出保护氧化层,氮化硅的淀积利用PECVD沉积出氮化硅膜，形成保护层,PAD的形成利用光刻技术在晶圆表层制作出金属焊盘(Pad)的屏蔽图形。利用活性离子刻蚀技术刻蚀出焊盘区域，以做为后续集成电路封装工艺时连接焊线的接触区。,将元件做退火处理此步的目的是让器件有最佳化的金属电性接触与可靠性，至此一个CMOS晶体管完成。,
