《模块3数字电路典型问题.ppt》由会员分享，可在线阅读，更多相关《模块3数字电路典型问题.ppt（93页珍藏版）》请在三一办公上搜索。
1、数字电路中的若干典型问题,例:已知逻辑等式 x f(x,y)=x y,求逻辑函数f(x,y)的解.(1997年 华南理工大学考研试题),一、逻辑函数与卡诺图,用卡诺图化简逻辑函数,AB,0 0,L1,CD,0 1,1 1,1 0,0 0,0 1,1 1,1 0,AB,0 0,L2,CD,0 1,1 1,1 0,0 0,0 1,1 1,1 0,AB,0 0,L3,CD,0 1,1 1,1 0,0 0,0 1,1 1,1 0,AB,0 0,L1,CD,0 1,1 1,1 0,0 0,0 1,1 1,1 0,AB,0 0,L1,CD,0 1,1 1,1 0,0 0,0 1,1 1,1 0,AB,0
2、0,L2,CD,0 1,1 1,1 0,0 0,0 1,1 1,1 0,AB,0 0,L2,CD,0 1,1 1,1 0,0 0,0 1,1 1,1 0,AB,0 0,L3,CD,0 1,1 1,1 0,0 0,0 1,1 1,1 0,AB,0 0,L3,CD,0 1,1 1,1 0,0 0,0 1,1 1,1 0,例1、某一逻辑函数的真值表确定后，下面描述逻辑函数功能的方法中，具有唯一性的是。该逻辑函数的最简与或式 该逻辑函数的最简或与式 该逻辑函数的最小项表达式 实现该逻辑函数功能的逻辑电路,例2、已知四变量函数的表达式为（A，B，C，D）=，则其最简与或式为。F=F=F=F=,AB,0
3、0,F,CD,0 1,1 1,1 0,0 0,0 1,1 1,1 0,AB,0 0,F,CD,0 1,1 1,1 0,0 0,0 1,1 1,1 0,F=,F=,F=,F=,例3：将逻辑函数Y化为最简与或式，已知Y的表达式如下：,1,1,1,1,1,1,1,1,1,1,1,AB,0 0,Y,CD,0 1,1 1,1 0,0 0,0 1,1 1,1 0,分析：,二、具有无关项的逻辑函数的化简,无关项：约束项 任意项,A0,A1,A2,A3,A4,A5,A6,A7,彩电的8个选台按键,约束项：某些取值组合不会出现。任意项：某些取值组合时的函数值无关紧要，既可取0，也可取1，不影响电路的功能。,例1
4、：L=m(1，3，5，7，9）+d(10，11，12，13，14，15）,AB,0 0,L,CD,0 1,1 1,1 0,0 0,0 1,1 1,1 0,AB,0 0,L,CD,0 1,1 1,1 0,0 0,0 1,1 1,1 0,L=D,形如：L=m()，给定约束条件为：ABC+ACD=0,AB,0 0,CD,0 1,1 1,1 0,0 0,0 1,1 1,1 0,约束条件相当于：d(11,14,15),例2：化简具有约束的逻辑函数,给定约束条件为,AB,0 0,CD,0 1,1 1,1 0,0 0,0 1,1 1,1 0,AB,0 0,CD,0 1,1 1,1 0,0 0,0 1,1 1
5、,1 0,Y,例:已知逻辑等式 x f(x,y)=x y,求逻辑函数f(x,y)的解.(1997年 华南理工大学考研试题),例:已知逻辑等式 x f(x,y)=x y,求逻辑函数f(x,y)的解.,例:已知逻辑等式 x f(x,y)=x y,求逻辑函数f(x,y)的解.,三、用门电路实现逻辑函数,1、用与非门实现函数,例：,用与非门实现函数的一般方法,、将函数化为最简与或式。、对最简与或式两次求非，变换为最简与非-与非式。,2、用或非门实现函数,用或非门实现函数的一般方法1,、将函数化为最简与或式。、对各与项两次求非，将函数变换为或非项相加的形式。、对上式求非，用或非门实现函数的非函数。、用非
6、门将函数的非函数反相，即得原函数。,例：,用或非门实现函数的一般方法2,、将函数的非函数化为最简与或式。、对最简与或式求非（用摩根定理），求得函数的最简或与式.、对最简或与式两次求非，变换为最简 或非-或非式。,A,0,Y,BC,1,0 0,0 1,1 1,1 0,A,0,BC,1,0 0,0 1,1 1,1 0,例：,3、用与-或-非门实现函数,与-或-非门,例：,用与-或-非门实现函数的一般方法,、将函数化为最简与或式。、对最简与或式求非，得到其反函数的最简与-或-非式，即可用与-或-非门实现之。、用非门将其反函数反相，即得原函数。,四、触发器与时序逻辑电路,例：已知由与非门构成的同步RS
7、触发器的时钟信号和输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。,1、主从RS触发器的动作特点：,1、CP=1期间，G3，G4被封锁，Q保持不变。主触发器接收信息。2、CP下降沿到来时，G3，G4解除封锁，主触发器状态移入从触发器之中。同时，主触发器被封锁（G7，G8被锁），主触发器保持不变。3、CP=0期间，由于G7，G8被锁，主、从触发器均保持不变。4、CP上升沿到来时，从触发器被封锁（G3，G4被锁），Q保持不变。,两书符号的对比,康华光所编教材使用的符号（负边沿翻转的主从RS触发器）,本书使用的符号（负边沿翻转的主从RS触发器）,例1：已知负边沿翻转的主从RS
8、触发器的时钟信号和输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。,例2：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。,例3：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。,例4：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。,2、已知主从RS触发器的时钟信号和输入信号波形，求作 Q 端的波形的方法小结：,1、根据输入信号画出主触发器Q 端的波形。2、在时钟的跳沿（负跳沿或正跳沿）将主触发器
9、的状态移入从触发器之中。3、对负跳沿翻转的主从RS触发器，如果在CP=1期间，输入信号没有发生变化，则可在时钟的负跳沿到来时，由特性方程算出触发器的次态，从而画出Q端的波形，而不必画出主触发器Q 端的波形。,例1：已知负边沿翻转的主从JK触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。,3、已知主从JK触发器的时钟信号和输入信号波形，求作 Q 端的波形的方法小结：,1、根据输入信号画出主触发器Q 端的波形。要注意主从JK触发器的“一次变化现象”。2、在时钟的跳沿（负跳沿或正跳沿）将主触发器的状态移入从触发器之中。3、对负跳沿翻转的主从JK触发器，如果在CP=1
10、期间，输入信号没有发生变化，则可在时钟的负跳沿到来时，由特性方程算出触发器的次态，从而画出Q端的波形，而不必画出主触发器Q 端的波形。,4、主从JK触发器存在“一次变化现象”。,在CP=1期间，主触发器的状态只能改变一次，而不论JK端发生了多少次变化。,例2：已知负边沿翻转的主从JK触发器的时钟信号CP和输入信号J、K的波形如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。,例3：已知负边沿翻转的主从JK触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。,5、已知主从JK触发器的时钟信号和输入信号波形，求作 Q 端的波形的方法小结：,1、根据输入信号画出主
11、触发器Q 端的波形。要注意主从JK触发器的“一次变化现象”。2、在时钟的跳沿（负跳沿或正跳沿）将主触发器的状态移入从触发器之中。3、对负跳沿翻转的主从JK触发器，如果在CP=1期间，输入信号没有发生变化，则可在时钟的负跳沿到来时，由特性方程算出触发器的次态，从而画出Q端的波形，而不必画出主触发器Q 端的波形。,6、边沿触发器,主从JK触发器存在“一次变化现象”，抗干扰能力较差。为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。“边沿触发器”具有这样的特性。,例：已知边沿D触发
12、器(正边沿翻转）的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。,例：电路如图，已知D触发器为正边沿翻转的边沿触发器，JK触发器为负边沿翻转的边沿触发器。试画出 Q 端的波形，设触发器的初态为Q=0。,例,例1：主从JK触发器的输入波形如下图所示，设初始状态Q=0,画出Q的波形。(中国科学技术大学招研试题 10分),中国科学技术大学招研试题1,例2：设计一个信号发生器，使其输出信号周期为时钟周期的8倍，其波形如下图所示，可供选择的集成电路种类和数量均不限。(中国科学技术大学招研试题 10分),中国科学技术大学招研试题2,解:由题意,可用三个触发器构成这一电路,电路的
13、状态转换图如下:,次态卡诺图如下:,Q2n,0,Q2n+1Q1n+1Q0n+1,Q1n Q0n,1,0 0,0 1,1 1,1 0,Q2n,0,Q2n+1,Q1n Q0n,1,0 0,0 1,1 1,1 0,Q2n,0,Q1n+1,Q1n Q0n,1,0 0,0 1,1 1,1 0,Q2n,0,Q0n+1,Q1n Q0n,1,0 0,0 1,1 1,1 0,Q2n,0,Q2n+1,Q1n Q0n,1,0 0,0 1,1 1,1 0,Q2n,0,Q1n+1,Q1n Q0n,1,0 0,0 1,1 1,1 0,Q2n,0,Q0n+1,Q1n Q0n,1,0 0,0 1,1 1,1 0,状态转换表如
14、下,状态转换表如下,Q2n,0,J2,Q1n Q0n,1,0 0,0 1,1 1,1 0,Q2n,0,K2,Q1n Q0n,1,0 0,0 1,1 1,1 0,Q2n,0,J1,Q1n Q0n,1,0 0,0 1,1 1,1 0,Q2n,0,K1,Q1n Q0n,1,0 0,0 1,1 1,1 0,Q2n,0,J0,Q1n Q0n,1,0 0,0 1,1 1,1 0,Q2n,0,K0,Q1n Q0n,1,0 0,0 1,1 1,1 0,由于VO 的翻转发生在CP信号的上升沿,选用负边沿翻转的JK触发器实现电路时,CP信号应通过非门反相后加到JK触发器的时钟输入端.,电话优先编码,例1：电话室需
15、对四种电话编码控制，优先权由高到低是：火警电话、急救电话、工作电话、生活电话，分别编码为11、10、01、00。试设计该编码器电路。,五、综合问题,例2：一位数码显示电路,例2：试用二-十进制编码器、译码器、发光二极管显示器、组成一位数码显示电路，当0-9十个输入端中任一个接地，则显示对应数码。选择合适的器件，画出连线图。,例2：一位数码显示电路,例3：三地开、关灯电路,例3：试用中规模集成电路设计一个路灯控制电路，要求在三个不同的地方都能独立地开灯和关灯。,选4选1数据选择器74LS153实现，电路如下：,例4：四地开、关灯电路,例4：试用中规模集成电路设计一个路灯控制电路，要求在四个不同的
16、地方都能独立地开灯和关灯。,例5：四位数码等值电路,例5：试用16选1数据选择器和4线-16线译码器实现四位数码等值电路，当两个四位数码相等时输出为1，否则为0。画出电路图。,例5：四位数码等值电路,当A=B时,Y=0.否则,Y=1,例6：BCD码/二进制码变换电路,例6：试用两片四位全加器7483实现两位8421BCD码变换为二进制码的代码转换电路,画出电路图。,例6的解答1,设两位8421BCD码为B80B40B20B10B8B4B2B1，输出的二进制数为Y6Y5Y4Y3Y2Y1Y0，则有,例6：BCD码/二进制码变换电路,例 7 试用全加器完成二进制的乘法功能。解 以两个二进制数相乘为例
17、。乘法算式如下：,图 4 19 利用全加器实现二进制的乘法,例 8 试用四位全加器构成一位 8421 码的加法电路。解 两个 8421 码相加，其和仍应为8421 码，如不是 8421 码则结果错误。如,产生错误的原因是 8421BCD码为十进制，逢十进一，而四位二进制是逢十六进一，二者进位关系不同，当和数大于 9 时，8421BCD应产生进位，而十六进制还不可能产生进位。为此，应对结果进行修正。当运算结果小于等于 9 时，不需修正或加“0”，但当结果大于 9 时，应修正让其产生一个进位，加0110即可。如上述后两种情况：,故修正电路应含一个判 9 电路，当和数大于 9 时对结果加0110，小
18、于等于 9 时加0000。除了上述大于 9 时的情况外，如相加结果产生了进位位，其结果必定大于 9，所以大于 9 的条件为,图 4 20 大于 9 的化简,图 4 21 一位 8421BCD码加法器电路图,例：如用一块ROM实现正弦表,要求角度分辨率为0.01。幅度分辨率为0.1%。求ROM的容量。(1997年 华南理工大学考研试题),解：由题意可知，数据个数为 360100=36000 又因为 215=3276836000 216=6553636000 所以，地址位数为16。数据级数为 10010=1000 又因为 29=5121000 210=10241000 所以，数据位数为10。ROM
19、容量为 6553610位=64K10位。,Develop the logic circuit necessary to meet the following requirements:A battery-powered lamp in a room is to be operated from two switches,one at the back door and one at the front door.The lamp is to be on if the front switch is on and the back switch is off,or if the front sw
20、itch is off and the back switch is on.The lamp is to be off if both switches are off or if both switches are on.Let a HIGH output represent the on condition and a LOW output represent the off condition.(10 point),Design a logic circuit to produce a HIGH output only if the input,represented by a 4-bit binary number,is greater than twelve or less than three.First develop the truth table and then draw the logic diagram.（10 point）,
