《EDA二次实验.ppt》由会员分享，可在线阅读，更多相关《EDA二次实验.ppt（48页珍藏版）》请在三一办公上搜索。
1、EDA技术实用教程,第4章 原理图输入设计方法,4.1 1位全加器设计向导,4.1.1 基本设计步骤,步骤1：为本项工程设计建立文件夹,注意：文件夹名不能用中文，且不可带空格。,为设计全加器新建一个文件夹作工作库,文件夹名取为My_prjct注意，不可用中文！,步骤2：输入设计项目和存盘,图4-1 进入MAX+plusII，建立一个新的设计文件,使用原理图输入方法设计，必须选择打开原理图编辑器,新建一个设计文件,图4-2 元件输入对话框,首先在这里用鼠标右键产生此窗，并选择“Enter Symbol”输入一个元件,然后用鼠标双击这基本硬件库,这是基本硬件库中的各种逻辑元件,也可在这里输入元件名
2、，如2输入与门AND2，输出引脚：OUTPUT,图4-3 将所需元件全部调入原理图编辑窗,连接好的原理图,输出引脚：OUTPUT,输入引脚：INPUT,将他们连接成半加器,图4-4 连接好原理图并存盘,首先点击这里,文件名取为：h_adder.gdf,注意，要存在自己建立的文件夹中,步骤3：将设计项目设置成工程文件(PROJECT),图4-5 将当前设计文件设置成工程文件,首先点击这里,然后选择此项，将当前的原理图设计文件设置成工程,最后注意此路径指向的改变,注意，此路径指向当前的工程！,步骤4：选择目标器件并编译,图4-6 选择最后实现本项设计的目标器件,首先选择这里,器件系列选择窗，选择A
3、CEX1K系列,根据实验板上的目标器件型号选择，如选EP1K30,注意，首先消去这里的勾，以便使所有速度级别的器件都能显示出来,图4-7 对工程文件进行编译、综合和适配等操作,选择编译器,编译窗,消去Quartus适配操作,选择此项,消去这里的勾,完成编译！,步骤5：时序仿真,(1)建立波形文件。,首先选择此项，为仿真测试新建一个文件,选择波形编辑器文件,(2)输入信号节点。,图4-8 从SNF文件中输入设计文件的信号节点,从SNF文件中输入设计文件的信号节点,点击“LIST”,SNF文件中的信号节点,图4-9 列出并选择需要观察的信号节点,用此键选择左窗中需要的信号进入右窗,最后点击“OK”
4、,图4-9 列出并选择需要观察的信号节点,(3)设置波形参量。,图4-10 在Options菜单中消去网格对齐Snap to Grid的选择(消去对勾),消去这里的勾，以便方便设置输入电平,(4)设定仿真时间。,图4-11 设定仿真时间,选择END TIME调整仿真时间区域。,选择60微秒比较合适,(5)加上输入信号。,图4-12 为输入信号设定必要的测试电平或数据,(6)波形文件存盘。,图4-13 保存仿真波形文件,用此键改变仿真区域坐标到合适位置。,点击1，使拖黑的电平为高电平,(7)运行仿真器。,图4-14 运行仿真器,选择仿真器,运行仿真器,(8)观察分析半加器仿真波形。,图4-15
5、半加器h_adder.gdf的仿真波形,(9)为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器.,图4-16 打开延时时序分析窗,选择时序分析器,输入输出时间延迟,(10)包装元件入库。,选择菜单“File”“Open”，在“Open”对话框中选择原理图编辑文件选项“Graphic Editor Files”，然后选择h_adder.gdf，重新打开半加器设计文件，然后选择如图4-5中“File”菜单的“Create Default Symbol”项，将当前文件变成了一个包装好的单一元件(Symbol)，并被放置在工程路径指定的目录中以备后用。,步骤6：引脚锁定,可选择键8作为半加
6、器的输入“a”,选择实验电路结构图6,选择键8作为半加器的输入“b”,可选择发光管8作为半加器的进位输出“co”,可选择发光管8作为半加器的和输出“so”,选择实验板上插有的目标器件,目标器件引脚名和引脚号对照表,键8的引脚名,键8的引脚名对应的引脚号,引脚对应情况实验板位置 半加器信号 通用目标器件引脚名 目标器件EP1K30TC144引脚号 1、键8：a PIO13 272、键7 b PIO12 263、发光管8 co PIO23 394、发光管7 so PIO22 38,步骤6：引脚锁定,选择引脚锁定选项,引脚窗,此处输入信号名,此处输入引脚名,按键“ADD”即可,注意引脚属性错误引脚名
7、将无正确属性！,再编译一次，将引脚信息进去,选择编程器，准备将设计好的半加器文件下载到目器件中去,编程窗,步骤7：编程下载,(1)下载方式设定。,图4-18 设置编程下载方式,在编程窗打开的情况下选择下载方式设置,选择此项下载方式,步骤7：编程下载,(1)下载方式设定。,图4-18 设置编程下载方式,(2)下载。,图4-19 向EF1K30下载配置文件,下载（配置）成功！,若键8、7为高电平,进位“co”为1和“so”为0,选择电路模式为“6”,模式选择键,步骤8：设计顶层文件,(1)仿照前面的“步骤2”，打开一个新的原理图编辑窗口,图4-20 在顶层编辑窗中调出已设计好的半加器元件,(2)完
8、成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。,(3)将当前文件设置成Project，并选择目标器件为EPF10K10LC84-4。,(4)编译此顶层文件f_adder.gdf，然后建立波形仿真文件。,图4-21 在顶层编辑窗中设计好全加器,(5)对应f_adder.gdf的波形仿真文件，参考图中输入信号cin、bin和ain输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。,(6)锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。,图4-22 1位全加器的时序仿真波形,4.1.2 设计流程归纳,图4-23 MAX+plusII一般设计流程,4.1
9、.3 补充说明,1.编译窗口的各功能项目块含义,Compiler Netlist Extractor,Database Builder,Logic Synthesizer,Partitioner,Timing SNF Extractor,Fitter,Assembler,2.查看适配报告,4.2 2位十进制数字频率计设计,4.2.1 设计有时钟使能的两位十进制计数器,(1)设计电路原理图。,图4-24 用74390设计一个有时钟使能的两位十进制计数器,(2)计数器电路实现,图4-25 调出元件74390,图4-26 从Help中了解74390的详细功能,(3)波形仿真,图4-27 两位十进制计数器工作波形,4.2.2 频率计主结构电路设计,图4-28 两位十进制频率计顶层设计原理图文件,图4-29 两位十进制频率计测频仿真波形,4.2.3 测频时序控制电路设计,图4-30 测频时序控制电路,图4-31 测频时序控制电路工作波形,4.2.4 频率计顶层电路设计,图4-32 频率计顶层电路原理图(文件：ft_top.gdf),图4-33 频率计工作时序波形,4.2.5 设计项目的其他信息和资源配置,(1)了解设计项目的结构层次,图4-34 频率计ft_top项目的设计层次,(2)了解器件资源分配情况,图4-35 适配报告中的部分内容,图4-36 芯片资源编辑窗,
