《embedded_processor_v1[1].1.ppt》由会员分享，可在线阅读，更多相关《embedded_processor_v1[1].1.ppt（35页珍藏版）》请在三一办公上搜索。
1、嵌入式CPU发展介绍,费浙平 新车间*2011.10,Diverse applicationsFragmented architectures,各种CPU架构的应用现状(32位及以上),Desktop,Notebook,Windows,Workstation,MS Office,Server,STB,DTV,Cellphone,E-reader,PND,Netbook,DSC,Tablet,2G/3G,IPTV,Home Gateway,Storage,10G/100G,Optical,Switch/Router,Home CE,Computing,Mobile CE,Infrastructu
2、re,Networking/Cloud,CPU应用,Embedded Controller,x86 架构,1978 8086(16-bit)1985 80386(32-bit)2003 Athlon(64-bit),Intel成立于1968年，1971年起开始CPU设计,AMD成立于1969年，1975年起开始反向CPU设计,x86阵营是CPU结构体系理论工程实现的先行者；永远值得我们尊敬,ARM 架构,ARM 架构From 1985；源于Acorn公司一个工程项目从1995年的ARM7TDMI开始成功；由手机的普及而兴起32位架构ARM 公司成立于1990年IPO in 1998,MIPS
3、架构,MIPS 架构From 1981年；源自斯坦福大学的RISC研究项目80年代后期至90年代早期，在图形工作站和服务器领域风行一时；90年代末开始以授权形式在嵌入式领域流行32位和64位架构MIPS 公司成立于1984年；由斯坦福大学的RISC项目教授创建90年代早期被SGI收购，与Intel在高端处理器领域大战多年IPO in 1989;re IPO in 1998,RISC的精髓,优美的架构定义 适合于流水线的高效操作规则的指令格式 简化硬件设计简单的寻址模式 简化软/硬件设计,简洁,规则,高效,MIPS是CPU结构体系中最优雅的架构之一,嵌入式CPU热点技术,架构32位、64位混合指
4、令集单核技术频率(clock frequency)超标量(Superscalar)多线程(Multi-threading)DSP扩展(DSP extension)多核技术,只是跟随Intel吗？,166MHz,200MHz,500MHz,1GHz,2GHz,3GHz,64位,MMX,超标量,超线程,双核,频率,架构扩展,流水线技术,多核,功耗、功耗、功耗！,指令集MIPS32MIPS16microMIPS处理器MIPS M4KMIPS 4KMIPS 24KMIPS 34KMIPS 74KMIPS 1004KMIPS 1074K MIPS M14K,指令集ARMThumbThumb-2处理器AR
5、M7ARM9ARM11Cortex ACortex A MPCoreCortex M,ARM and MIPS,MIPS架构,MIPS64,MIPS32,MIPS架构定义简洁、规则、高效RISC的精髓，实现现代结构体系理论的工程成本较少同等条件下实现的性能和功耗具有明显优势MIPS架构定义完备性、前瞻性MIPS32和MIPS64的骨干指令集架构；32/64之间拥有完整的二进制兼容性基础架构版本稳定、无需频繁修订；软件兼容性极好MIPS架构的可扩展性(ASE：Application Specific Extension)可针对特定应用相关的重要特性做优化补充基础架构仍旧保持稳定，避免复杂的不兼容
6、性问题,MIPS ASE,ARM 架构,Architecture Features,混合指令集,32位处理器混搭16位指令的历史32/16位混合指令的出现ARM ThumbMIPS16ARM Thumb-2microMIPS好处和坏处,Instruction Coding,CPU 设计,指令集和架构定义,电路设计,半导体制造工艺,ISAArchitecture,micro-architecturePipeline,Process,CPU 主频提升,主要通过两方面的改进拉长的流水线制造工艺的演进多数嵌入式应用的主频要求其实比较固定,典型嵌入式CPU主频估计将不会超过2GHz制约因素是功耗而非CP
7、U设计问题电池永远是便携式终端的严重障碍,单位频率性能的提升,必须寻求单位MHz处理能力和效率的提升超标量 极大提高性能多线程 有助提高效率以及多处理技术的发展多核,MHz,超标量 Superscalar,超标量：提高流水线并行度,简单超标量结构模型：双发射5级流水线,Pre Fetch,Buffer/Dispatch,Execute,Execute,Execute,cycle,instructions,cycle,instructions,架构定义极大影响多发射乱序超标量的效率和实现成本,多线程 Multi-threading,在功耗限制条件下，并行处理是必然选择在单核中增加执行流水线当一个
8、核的资源被充分利用，需考虑多核方案多流水线的内核资源利用率可能极大下降多线程是在单核上对软件模拟出多个逻辑处理器，通过提高内核执行单元利用率，以极小的硬件代价获得相当比例的总体性能和吞吐量提高,多线程处理模型,单核资源充分利用+多核并行处理,多核 Multi-processor,多核使得频率相同条件下处理性能倍增处理器硬件复杂度和面积也倍增需要软件线程并行化任务分配和管理开销可控，但是优化不易多核技术的领先应用领域是通信2核也开始在消费类中开始应用,多核和多线程技术的联合使用是目前处理器理论和实践中能实现的最强并行处理技术,工艺！工艺！,Benchmarking 的迷思,有很多很好的处理器测试
9、基准，但是没有好的、可以横向比较的测试基准,测试条件很重要，需要注意真实系统的真实性能,MIPS DMIPS CoreMark FLOPS BDTI EEMBC CaffeinMark。,BrowserBench GrinderBench DPIBench ETCPBench。,芯片性能比较举例,CM/MHz,(Bigger is better),+30%,+20%,Score public available at http:/www.coremark.org/benchmark/index.php?pg=benchmark(*)use non GCC compiler,嵌入式CPU展望,计
10、算机架构的理论体系已经比较成熟，短时期内突破性发展的可能性不大现阶段基本着重于理论体系的工程实现多处理技术（多核和多线程）成为提高性能的主要手段多处理的有效管理和实现效率将不断提高（软、硬件）持续受益于半导体制造工艺的进步特别在低功耗上成为直接推动因素指令集架构数目将收敛但保持一定规模8位、16位、32位、64位等私有架构的开放架构并存,处理器？CPU？,定制硬件,通用DSP,专用DSP/CPU,通用CPU,可配置处理器,性 能,功耗,灵活性,单位成本,初始成本,ASIC,ASSP,FPGA,什么是“通用”？,AutoBench ConsumerBench DENBench EngergyBe
11、nch FPBenchNetworking OABench TeleBench,深度“优化”？,GreenDroid:A Mobile Application Processor for a Future of Dark SiliconNathan Goulding etc.Department of Computer Science and Engineering,University of California,San Diego,终极“机器”?,First stored program computerFilled a roomUsed 3.5kW of electrical power
12、 at 700HzCurrent high efficiency 32-bit cores0.02mm2 with 100K Transistors100 DMIPS per mW1010 times better power efficiencySpinnaker Project25W per neuron for complete CPU+linksYou and me25pW per neuron106 power efficiency to find.,CPU的业务模式,自有架构做芯片IP licenseArchitecture license,Architecture License
13、,自主掌握CPU核心设计能力自主掌握CPU核心的规格定义自主掌握产品设计日程和发展路线图产品安全性和成本更可控,经济代价最小,需要能够真正完整设计好CPU核心CPU的性能、功耗等技术指标取决于自己的能力水平优势发挥需要累积、不适合“短、平、快”公司和项目如何获得主流的架构授权,HPC,-MIPS64 compatible+200+instruction extension+300+SIMD instructions 4-issue OoO superscalar+MP Enables PetaFLOPS Computation,低功耗消费电子,*Picture from Ingenic public slides.,Thank You!,
