《[IT-计算机]80X86处理器结构chapter2-mpu32-3.ppt》由会员分享，可在线阅读，更多相关《[IT-计算机]80X86处理器结构chapter2-mpu32-3.ppt（94页珍藏版）》请在三一办公上搜索。
1、第二章 80 x86微处理器的结构,罗文坚中国科大 计算机学院,本章内容,8086微处理器的结构80286微处理器的结构32位微处理器（386、486、Pentium、Pentium Pro、）的结构80386以上，以80386为主,32位微处理器的结构(80386以上),保护模式下的内存管理,x86内存管理：保护模式下的内存管理保护模式下的存储管理包含两大机制地址转换机制保护机制任务切换,逻辑地址、线性地址和物理地址,逻辑地址，即虚拟地址，这是应用程序设计人员进行编程时要用到的地址。“段选择子：偏移量”：由一个16位的段选择子和32位偏移量两部分组成。段选择子放在段寄存器中；偏移量也称为偏移
2、地址、有效地址。物理地址：指内存芯片阵列中每个阵列对应的唯一的地址。32位地址线可直接寻址4GB内存单元。线性地址：沟通逻辑地址与物理地址的桥梁。32位微处理器芯片内的分段部件将逻辑地址空间转换成32位的线性地址。,二级虚拟物理地址转换,什么情况下，偏移地址和线性地址一致？,什么情况下，线性地址和物理地址一致？,段描述子(Descriptor),段描述子/段描述符：描述存储器“段”的属性的一个8字节的数据结构。为了实现分段管理，32位微处理器把有关段的信息都放在段描述子数据结构中，并把系统中所有的描述子编成表，放在内存中，以便硬件查找。由段选择子可以找到相应的段描述子。两种类型的描述子代码或数
3、据段描述子：用于描述代码、数据和堆栈段。系统段描述子：任务状态段等。局部描述子表LDT也作为一种系统段来看待。,段描述子的分类,段描述子(Descriptor),段基址：32位；段限：20位。G：GranularityG=0,段的长度以字节为单位，段长最大1M字节。G=1,段的长度以页(4K字节)为长度单位，段长最大1M 4K=4G字节。,段描述子(Descriptor),D/B：本质：D=1，32位代码/数据段；D=0，16位代码/数据段段。对可执行代码段（D）：指示指令引用的有效地址和操作数的缺省长度。D=1为32位地址、32位或8位操作数；D=0为16位地址、16位或8位操作数。对堆栈段
4、（B）：指示堆栈指针的大小，ESP/SP。对向下扩展的数据段（B）：指示段的上限，4G/64K。AVL：Available for use by system software，提供给系统软件使用（80386对该位的使用未作规定）。P：P=0，段不在内存中；P=1，段在内存中。,段描述子(Descriptor),DPL：描述子特权级，取值03，确定段的特权级，为任务允许访问该段的最低特权级。S：S=1表示该描述子为代码或数据段描述子；S=0，表示该描述子为系统段描述子。Type：段的类型（与段描述子类型相关）。,代码或数据段描述子的类型,系统段描述子的类型,TYPE为4个字节，共有16种类型。
5、其中：,2，LDT9，TSS，非忙B，TSS，忙,5，任务门C，调用门E，中断门F，陷阱门,系统段描述子的类型,例：系统段描述子所描述的段的性质,段基址为0000 0000H，段限为FFFFFHG=1，段的长度以4K为单位属性位D=1，表示32位段P=1，DPL=00，S=1，TYPE=10(可读可执行代码段),因此一个特权级为0的代码段已经在内存中,描述子表由描述子顺序排列组成，占内存一定的区域，由系统地址寄存器（GDTR、IDTR、LDTR）指示其在物理存储器中的位置和大小。,描述子表有：全局描述子表GDT中断描述子表IDT局部描述子表LDT,描述子表,全局描述子表,一个系统只能有一个全局
6、描述子表（GDT）。全局描述子表：定义了能被系统中所有任务公用的存储分段，可以避免对同一系统服务程序的不必要的重复定义与存储。通常GDT中包含了操作系统使用的代码段、数据段、任务状态段以及系统中各个LDT所在段的描述子。注意：中断服务程序所在段的段描述子在IDT中。GDT本身不是一个段；它是一个在线性地址空间的数据结构。,在线性地址空间中定义全局描述子表GDT,BASE：指示GDT在存储器中开始的位置（线性地址）LIMIT：规定GDT的界限,LIMIT有16位，从而GDT最大65536个字节能够容纳 65536/8=8192个描述子（213）,全局描述子表寄存器GDTR,例：(GDTR)=00
7、10 0000 0FFFH，求GDT在存储器中的起始地址，结束地址，表的大小，表中可以存放多少个描述子？,解：GDT的起始地址为0010 0000HGDT的结束地址为0010 0000H+0FFFH=0010 0FFFH表的大小为0FFFH+1=4096字节表中可以存放4096/8=512个描述子,全局描述子表寄存器GDTR,中断描述子表IDT,中断描述子表（Interrupt Descriptor Table，IDT）最多包含256个中断服务程序的位置的描述子。系统所使用的每种类型的中断在IDT中必须有一个描述子表项。IDT的表项通过中断指令、外部中断和异常事件来访问。为容纳Intel保留的
8、32个中断描述子，IDT的长度至少应有256Byte（328byte）。与GDT相似，IDT也不是一个段。,在线性地址空间中定义中断描述子表IDT,IDT中的描述子类型为门描述子（属于系统描述子）Pentium只能支持256个中断和异常。,中断描述子表寄存器IDTR,IDTR和IDT的关系,中断门陷阱门任务门,局部描述子表,局部描述子表（Local Descriptor Table，LDT）包含了与某个任务相关联的段描述子。在设计操作系统时，通常一个任务有一个独立的LDT。LDT提供了将一任务的代码段、数据段与操作系统的其余部分相隔离的机制。LDT是一个LDT类型的系统段，其段描述子保存在GD
9、T中。,一个任务一个LDT。因此，系统中有多个LDT。LDT定义任务用到的局部存储器地址空间。,16位的LDTR并不直接定义LDT，它只是一个指向GDT中LDT描述子的段选择子。如果LDTR中装入了段选择子，相应的段描述子将从GDT中读出并装入LDTR的段描述子Cache。,局部描述子表寄存器LDTR,GDTR,GDT,BASE,LIMIT,LDT描述子,LDTR与GDT表、LDT表的关系,OS根据LDT使用情况为LDTR赋值,全局和局部地址空间,保护模式下CS、DS、SS、ES、FS、GS寄存器称为段选择子寄存器，其值不再是段基址而是选择子，它从描述子表中选择一个定义存储器段大小和属性的描述
10、子。FS/GS中存放新的两个附加数据段的基址/选择子。,段选择子寄存器,段描述子寄存器,程序员不可见,段描述子寄存器，称为段描述子高速缓冲寄存器（或段描述子Cache）,段选择子与段描述子的关系,例：设LDT的基址为0012 0000H，GDT的基址为00100000H，(CS)=1007H，请问：请求特权级是多少？段描述子位于GDT中还是LDT中？段描述子的地址是什么？,解：(CS)=1007H=0001 0000 0000 0111B RPL=3，请求特权级为3。TI=1，描述子位于LDT中。描述子相对于LDT基址的偏移量为：0001 0000 0000 0B8=512 8=4096=10
11、00H段描述子的地址为：0012 0000H+1000H=00121000H,例题,段基址 段限和属性,48位虚拟地址,GDT/LDT,选择子,偏移量,段描述子,段描述子Cache（不可见）,被选中的段,操作数,段式地址转换（不分页）,段寄存器,段式地址转换（不分页）,例：假设虚拟地址为0100:0000 0200H，禁止分页。如果描述子中读出的段基址为0003 0000H，那么操作数的物理地址是什么？,解：将此虚拟地址转换成物理地址，即基地址+偏移量=00030000H+00002000H=0003 2000H,Segmentation,分段机制的使用,IA-32体系结构支持多种系统设计，例
12、如：Basic Flat Model（基本的平展模型）Protected Flat Model（保护的平展模型）Multi-Segment Model（多段模型）,基本的平展模型,基本的平展模型：最简单的存储模型，操作系统和应用程序可以访问一个连续的、不分段的地址空间。对系统程序员和应用程序员隐藏了分段机制。,保护的平展模型,保护的平展模型与基本的平展模型的不同点：段限设置为仅仅包括物理内存存在的地址范围。,多段模型,二级虚拟物理地址转换,分段法：将程序分成可变长的若干段。分页法：将程序分成若干相同大小的页，每页长4KB。,如果不允许分页，那么分段机构确定的32位线性地址即为物理地址；如果允许
13、分页，就要将32位线性地址通过两级表格结构转换成物理地址，第一级是页目录表，第二级是页表。二级分页方案,分页机制,分页机制（1）,Linear Address Translation(4-KByte Pages),分页机制（2）,Linear Address Translation(4-MByte Pages),分页机制（3）页目录表项,页表基址：页表的起始地址是4K的整数倍，因此32位地址的低12位总为0，用高20位表示即可，即页目录表项中给出的是页基址的高20位。P：为1指示页表在内存中；为0指示页表不在内存。R/W：读/写；U/S：User/Supervisor。,U/S R/W 特权级
14、3 特权级02 0 0 无 读/写 0 1 无 读/写 1 0 只读 读/写 1 1 读/写 读/写,分页机制（4）页目录表项,PWT：Page-level write-through Flag，为1表示write-through caching，为0表示write-back caching。PCD：Page-level cache disable flag，为1，不允许Cache操作；为1，禁止Cache操作。A：Accessed Flag，访问时置1。PS：Page size Flag，为0表示4KB/页；为1表示4 MB/页。G：Global Flag，指示全局页；Pentium Pro
15、增加。Avail.：OS专用的三位，通常记录使用情况。,页目录表长4KB，包含最多1024个页目录项，每个页目录项4字节。,页表长4KB，包含最多1024个页表项，每项4字节。,页面的起始地址为4K的整数倍，所以32位页面地址只用高20位。,与页目录表项不同的标志位：D位（Dirty）：对所涉及页面进行写操作时，D置1。页目录表项中恒为0。第7位为保留位（Reserved），设置为0。页目录表项中为PS标志。,分页机制（5）页表,例：对于线性地址00000000H00000FFFH，将选中页目录项0和页表项0。若页表项0包含的地址为00100000H，则线性地址00000000H00000FF
16、FH对应的物理地址为 00100000H00100FFFH,分页机制（6）,页转换高速缓冲存储器TLBTLB为一个Cache，其中保存了32个最近使用的页转换地址。若访问同样的存储区域，则不必再访问内存中的页目录表和页表，可以加快程序的运行。,分页机制（6）TLB,二级虚拟物理地址转换,分段机制和分页机制之间有什么关系？,分段与分页,段页映射,Intel Architecture并不强制段、页边界的对齐。一个页可能包含一个段的结束和另一个段的开始。反之亦然。存储管理软件可以强制边界对其以简化设计。一个方便的方法：每一个段对应一个页表。,保护模式的子模式。本质：保护方式的任务之一严格地说，不能算
17、是一种处理器模式。在保护模式下，只要将EFLAGS寄存器的VM位置1，处理器便工作在V86模式。处理器便退回保护模式时，将VM位清0。当处理器处于V86模式时，段寄存器的使用与实模式相同。V86的1MB地址空间可以转换到Pentium的4GB空间的任何地方。,虚拟8086模式,保护模式下的内存管理,保护模式下的存储管理包含两大机制地址转换机制保护机制任务切换,保护机制,80386以上的32位微处理器支持2个主要的保护机制：任务隔离：各自的LDT。通过给每个任务分配不同的虚拟地址空间，使任务之间完全隔离，每个任务有不同的“虚拟地址物理地址”的转换映射。分层管理：在任务内保护全局段特权级。任务内的
18、保护机制操作，包含操作系统存储段及特殊的处理器寄存器，使其不能被其它应用程序破坏。,不同任务间的保护,通过各自的LDT来实行相互间的隔离和保护不同任务的同一个虚拟地址在局部地址空间，实际转换出来的线性地址一般是不同的在全局地址空间，转换成相同的线性地址,段级别保护,限度检查：防止超过段的界限。例如，访问1个双字操作数，其地址在段限值减2处，便会发生异常。类型检查例1，加载前，只有可执行的段的段选择子才能加载到CS。例2，加载后，对不可写的数据段进行写操作，产生异常。特权检查,段级别保护特权级,管态，又称为特权态（特态）、系统态0级（OS核心）、1级2级（OS服务）目态，又称为普通态（普态）、用
19、户态3级（应用程序）,三种类型的特权级,CPL：当前执行任务的特权级，由CS寄存器的最低两位来确定。一般情况下，CPL等于正在执行的指令所在的代码段的特权级。当程序控制从当前段转移到另外一个不同特权级的段时，CPL随着改变。例外情况：任何特权级等于或低于（数值上大于）一致代码段特权级的段均可转移到一致代码段。同时，CPL不改变。一致代码段通常用来存放多个特权级程序共享的例程。,三种类型的特权级,DPL：描述子特权级，被访问者特权级，段描述子中。DPL的解释依赖于被访问的段或门。数据段：DPL指示程序或任务访问该段必须具有的最低特权级。例如：如果一个数据段的DPL=1，只有运行在CPL=0或1的
20、程序才能访问该段。非一致代码段（不通过调用门时）：DPL指示一个程序或任务必须在该特权级才能访问该段。例如，如果非一致代码段的DPL为0，则只有运行在CPL=0的程序才能访问该段。调用门：DPL指示程序或任务访问该段必须具有的最低特权级（与数据段一致）。一致代码段和非一致代码段（通过调用门访问时）：DPL指示程序或任务能够访问该段的最高特权级。例如，如果一致代码段的DPL=2，运行在CPL=0或1的程序不能访问该段。TSS：DPL指示程序或任务访问该段必须具有的最低特权级（与数据段一致）。,三种类型的特权级,RPL：请求特权级，段选择子中，说明的是进程对段访问的请求权限(Request Pri
21、vilege Level)，表示本次访问所要求的特权级。处理器同时检查CPL和RPL以决定对一个段的访问是否允许。例如，CPL1，RPL2时，只能访问DPL=2的段。RPL可用于保证特权代码不会代表一个应用程序访问某个段，除非该应用程序本来就具有这一特权级。,特权级检查,当一个段描述子的段选择子加载到一个段寄存器中时，进行特权级检查。两种情形数据访问时的特权级检查程序控制转移时的特权级检查,访问数据段时的特级级检查,要求数值上满足：DPL=MAX(CPL,RPL)数值越大，特权级别越低,访问数据段时的特级级检查,访问代码段中的数据的方法。通过段选择子将非一致、可读代码段加载到数据段寄存器。要求
22、数值上满足：DPL=MAX(CPL,RPL)。与访问数据段一致。通过段选择子将一致、可读代码段加载到数据段寄存器OK。因为一致代码段的有效特权级等于CPL。不考虑它的DPL。用CS作段前缀读取一个可读的代码段（当代码段已经加载到CS寄存器）OK。因为由CS寄存器选中的的代码段的DPL与CPL相等。,代码段控制转移时的特权级检查,控制转移时，代码段的选择子必须加载到CS。作为加载过程的一部分，处理器检查目标代码段的类型、段限和特权级。检查成功，则程序转移到新的代码段执行。同一任务中实现控制转移有3种方式：段内转移段内转移不会引起特权级的变化，也不需要重新加载CS段寄存器。在此不予考虑。直接转移到
23、另一代码段的段间转移通过调用门的段间转移,直接的段间转移（不经过调用门）,处理器要检查3个特权级和1个类型信息CPL、RPL、DPL、C,直接的段间转移,访问非一致代码段：CPL=DPL，否则处理器产生保护异常。,A可以通过C1调用C中过程。B不可以通过C1或C2调用C中过程。,直接的段间转移,访问非一致代码段：CPL=DPL，否则处理器产生保护异常,RPL影响有限。RPL在数值上必须小于或等于主调程序的CPL。例如，C1的RPL可以为0，1，2，但不能为3。当非一致代码段的选择子加载到CS寄存器时，特权级不变。也就是说，保持原来的CPL（即使RPL与CPL不同）。,直接的段间转移,访问一致代
24、码段：CPL=DPL，否则处理器产生保护异常。如果目标段是一致代码段，RPL不检查。,A和B都可以通过D1和D2调用D中过程。,直接的段间转移,一致代码段通常是一些数学函数库、异常处理程序等。当一致代码段的选择子加载到CS寄存器时，CPL特权级不变。这用于防止应用程序控制转移到一致代码段时，访问与一致代码段同级的非一致代码段。,访问一致代码段：CPL=DPL，否则处理器产生保护异常。如果目标段是一致代码段，RPL不检查。,直接的段间转移,绝大多数代码段是非一致的。对于这些非一致代码段，程序控制只能在同特权级直接转移，除非使用调用门。,门描述子,门：一种特殊的描述子，提供了不同特权级的程序间的控
25、制转移。调用门：通过调用门，可以使优先级别低的代码转到优先级高的或同级代码去。陷阱门、中断门：处理异常和中断程序任务门：切换任务属于系统段描述子。,调用门,通过调用门，可以使优先级别低的代码转到优先级高的或同级代码去。,调用门,调用门描述子可位于GDT或LDT，但不能位于IDT。,调用门的门描述子,段选择子：指明要访问的段。偏移量：指明代码段的入口点。,通过调用门访问代码段,通过调用门访问代码段,通过调用门访问代码段时，要检查4个特权级以决定是否允许程序控制转移：当前特权级CPL；调用门选择子的请求特权级RPL；调用门描述子的DPL；目标代码段的段描述子的DPL。,通过调用门访问代码段,跳转后
26、的CPL：如果Call指令跳转到更高特权级的非一致代码段，CPL目标DPL。栈切换如果Call指令跳转到更高特权级的一致代码段，CPL不变。栈不切换如果Jump指令跳转到更高特权级的一致代码段，CPL不变。栈不切换,通过调用门访问代码段,中断门/陷阱门,中断/异常的类型：256个外部中断（硬件产生）、软件产生的中断（中断指令INT n）。指令执行异常（陷阱）、软件产生异常等。实模式：中断向量表（每个中断向量4字节）位于内存最低端。保护模式：IDT中的描述子包括中断门、陷阱门、任务门描述子三种类型（每个描述子8字节），可位于内存任何地方，由IDTR定位。门描述子中的选择子和偏移量构成中断处理程序
27、或陷阱处理程序的入口地址（通过选择子找到段基址）。,中断门/陷阱门,任务门,在任务门描述子中，只有段选择子起作用，它指向GDT中的TSS描述子。偏移量不起作用。TSS是为了在发生任务切换时保存环境而设计的一种数据结构。每创建一个任务，操作系统必须为其建立一个TSS。任务门可以位于GDT、IDT 和LDT中。TSS描述子只能在GDT中。,保护模式下的内存管理,保护模式下的存储管理包含两大机制地址转换机制保护机制任务切换,存放16位的选择子，指示全局描述子表中任务状态段（TSS）描述子的位置。当选择子装入TR时，相应的TSS描述子自动从存储器中读出并装入TR的描述子寄存器。该描述子定义了一个称为任
28、务状态段（TSS）的存储块。每个任务都有TSS，TSS包含启动任务所必需的信息。,任务状态段寄存器TR,GDTR,GDT,BASE,LIMIT,TR工作过程,*OS为TR赋值,任务状态段TSS的低位部分,任务状态段TSS低位部分，由微处理器定义、维护,任务状态段TSS（续）,任务状态段TSS低位部分，由微处理器定义、维护高位部分，由操作系统定义、维护,任务状态段TSS（续）,当一个任务建立时，下列静态域被建立：LDT段选择子域：包含任务LDT的段选择子。控制寄存器CR3域：包含页目录物理基地址(PDBR)。特权级0、l和2堆栈指针域：由堆栈段的段选择子和进入堆栈的一个偏移量所组成（ESP0、E
29、SPI和ESP2）。调试自陷标志位T（第100号字节的位0）：当标志位T设置，发生任务切换时引起处理器产生一个调试异常。IO位图基地址域：包含一个从TSS基地址开始的16位偏移量（位图偏移）。,任务状态段TSS（续）,任务切换期间，处理器修改下列动态域：通用目的寄存器域：EAX、ECX、EDX、EBX、ESP、EBP、ESI和EDI的状态。段选择子域：ES、CS、SS、DS、FS和GS的段选择子。EFLAGS寄存器域：EFLAGS的状态。指令指针EIP域：EIP的状态。先前任务连接域（反向链）：TSS的段选择子。,处理器切换任务的四种情况,当前程序、任务、过程执行JMP或CALL指令到GDT中
30、的TSS描述子；当前程序、任务、过程执行JMP或CALL指令到GDT或LDT的任务门；中断或异常向量指向一个IDT中的任务门；当前任务执行IRET（当EFLAGST中的NT标志置位时）。转向TSS描述子法转向任务门法,任务直接切换示意图,通过任务门实现任务切换,任务门在任务门描述子中，只有段选择其作用，它指向GDT中的TSS描述子。偏移量不起作用。任务门可以位于GDT、IDT 和LDT中。,通过任务门实现任务切换,任务门与GDT、TSS描述子、TSS,通过任务门实现任务切换,切换过程,任务切换操作,从JMP，CALL指令操作数中获得新任务TSS的段选择子，该选择子可能来自任务门或前任务链域。对
31、于JMP或CALL，需要满足MAX(CPL,RPL)=DPL，即当前任务的CPL和段选择子的RPL必须小于或等于TSS描述子或任务门的DPL；对于中断（非INT n）、异常以及IRET引起的切换不检查DPL；对于INT n引起的中断检查DPL。检查新任务的TSS描述子的存在位，以及段限是否有效（大于或等于67H）。检查新任务是否可用（call，jump，exception或interrupt）或忙（IRET 返回）。检查当前任务、新任务以等任务切换过程中用的的全部段描述子是否在内存中。,任务切换操作（续）,对于JMP或IRET指令，清除当前任务TSS中的忙位；对于CALL、异常或中断引起的任务
32、，置当前任务的忙位为1。如果式IRET指令引起的任务，处理器清除当前任务EFLAGS的NT标志；Call、JMP、异常或中断引起的任务，保存当前NT标志不变。保存当前的任务状态（包括通用寄存器、段寄存器、EFLAGS、EIP等）到当前任务的TSS。如果新任务是Call、异常或中断引起的任务，将新任务的EFLAGS的NT标志置位。对于IRET指令和JMP指令，根据新任务的TSS中的EFLAGS恢复NT。,任务切换操作（续）,Call、JMP、异常或中断引起的任务，处理器将新任务描述子中的忙位置1；IRET引发时“忙”位不变（实际上，父任务的“忙”位必为“1”）。用新任务的选择子和描述子加载TR寄存器及其高速缓冲存储器。将TSS中的任务状态加载至处理器（包括LDTR、CR3、EFLAGS、EIP、通用寄存器、段选择子等）。加载与段选择子相关的段描述子。开始执行任务。另外，任务切换过程中设置CR0的TS位为“1”（CR0为系统级寄存器，在TSS中无副本）。,任务设置示意图,子,
