《河海大学考研复试微机原理真题与总结及相关.doc》由会员分享，可在线阅读，更多相关《河海大学考研复试微机原理真题与总结及相关.doc（11页珍藏版）》请在三一办公上搜索。
1、精选优质文档-倾情为你奉上微机原理与接口技术第一题：36分，6个简答题大概有以下几个概念：概念见书1、什么叫时序，时序的作用；2、什么是CPU，8088/8086CPU的特点；3、寄存器分段有什么优点；段与段之间的关系；4、什么叫总线，总线的作用；总线分类？5、什么叫中断，什么叫中断向量表；6、什么叫流水线技术？第二题：14分 8088和32*8oo，自己画连接图，以及写出各片的存储地址ZTY注：应该还用到74LS138做片选的。32*8的要用好几片，LS138用来片选。然后地址注意一定是20位的 如果地址首位是字母，前面必须加0.第三题：16分 一个起始地址ARR存有20个数据，取出其中位于
2、中间值的四个，并求平均数，放在ARR后的单元里要求流程图和程序ZTY注：相似的程序书上有，就是先冒泡排序，排完了取中间四个解：第三题目，先排序，和给你的冒泡程序一样，20个数据，中间4个位置8，9，10，11第四题：16分 用一个8255以及两个八位数码管，检测十五个按钮的状态，并显示； 要求：自己画电路原理图，以及分析工作过程ZTY注：好像是用8255构成一个人机接口界面，包括控制2个数码管和一个4*4的键盘.第四题，两个数码管，用8255的PAPB接，4*4的键盘用PC口接，PAPB输出，PC输入第五题：18分 大概是用两个微机怎么可以构成级联系统，再加一片能不能实现各个互相传输，协议是什
3、么，工作原理。ZTY注：就是用两片8088TXD跟RXD交叉相连，然后写个通信协议。再加一片可以的，就用三片的TXD，RXD互相连。三片应该是串联协议是RS232C一、简答题36分、共6题1、哈佛结构:哈佛结构是一种将程序指令存储和分开的存储器结构。哈佛结构是一种并行体系结构，它的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个独立的存储器，每个存储器独立编址、独立访问。冯诺依曼结构：冯诺依曼理论的要点是：数字计算机的数制采用二进制；计算机应该按照程序顺序执行。人们把冯诺依曼的这个理论称为。冯诺依曼结构又称作（Princeton architecture）。冯.诺曼
4、结构处理器具有以下几个特点：必须有一个；必须有一个；必须有一个，用于完成和；必须有和，用于进行人机通信。 另外，程序和数据统一存储并在程序控制下自动工作根据冯诺依曼体系结构构成的计算机，必须具有如下功能：把需要的程序和数据送至计算机中。必须具有长期记忆程序、数据、中间结果及最终运算结果的能力。能够完成各种算术、逻辑运算和数据传送等数据加工处理的能力。能够根据需要控制走向，并能根据指令控制机器的各部件协调操作。能够按照要求将处理结果输出给用户。为了完成上述的功能，计算机必须具备五大基本组成部件，包括：输人数据和程序的输入设备；记忆程序和数据的存储器；完成数据加工处理的运算器；控制程序执行的控制器
5、；输出处理结果的输出设备 。1 哈佛结构与冯.诺曼结构处理器，处理器有两个明显的特点：使用两个独立的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存；使用独立的两条总线，分别作为CPU与每个存储器之间的专用通信路径，而这两条总线之间毫无关联。 冯氏结构与哈佛结构的区别：应该在存储器的空间分别上，哈佛结构的数据区和代码区是分开的，它们即使地址相同，但空间也是不同的，主要表现在数据不能够当作代码来运行。2、 什么是CPU，8088/8086CPU的特点； CPU:中央处理器（Central Processing Unit）的缩写，即CPU，CPU是电脑中的核心配件，只有火柴盒那么
6、大，几十张纸那么厚，但它却是一台的运算核心和控制核心。电脑中所有操作都由CPU负责读取，对指令并执行指令的核心部件。同时，中国药科大学的英语简称也是CPU（China Pharmaceutical University ）。 中央处理器（Central Processing Unit，CPU），是电子的主要设备之一。其功能主要是解释以及处理中的数据。所谓的计算机的可编程性主要是指对CPU的编程。CPU是计算机中的核心配件，只有火柴盒那么大，几十张纸那么厚，但它却是一台计算机的运算核心和控制核心。计算机中所有操作都由CPU负责读取，对指令并执行指令的核心部件。CPU、和输入/输出设备是电子计算机
7、的三大核心部件。CPU是由运算器和控制器组成的。基本结构CPU包括运算逻辑部件、寄存器部件和控制部件。CPU从或高速缓冲存储器中取出指令，放入，并对指令译码。它把指令分解成一系列的，然后发出各种控制命令，执行微操作系列，从而完成一条指令的执行。指令是计算机规定执行操作的类型和操作数的基本命令。指令是由一个或者多个字节组成，其中包括操作码字段、一个或多个有关操作数的字段以及一些表征机器状态的状态字和特征码。有的指令中也直接包含操作数本身。 8088/8086CPU的特点:1、采用并行流水线工作方式2、通过设置指令预取队列实现3、对内存空间实行分段管理：将内存分为4个段并设置地址段寄存器，以实现对
8、1MB空间的寻址4、支持多处理器系统 3、什么叫时序，时序的作用；8088/8086的工作时序 时序的概念：CPU各引脚信号在时间上的关系4、 系统总线 总线：是一组导线和相关的控制、驱动电路的集合。是计算机系统各部件之间传输地址、数据和控制信息的通道地址总线（AB）数据总线（DB）控制总线（CB）总线的优点：1、通用性：采用了总线标准可以为各模块的互连提供一个标准的界面，这个界面对于界面两端的模块来说是透明的，界面的任一方只需根据总线标准要求设计和实现接口的功能，而不用考虑另一方的接口方式，所以按总线标准设计的接口具有广泛的通用性。2、 便于用户的二次开发3、 便于系统的更新4、 可不断提高
9、系统的功能总线分类：按相对CPU的位置片内总线、片外总线、按层次结构CPU总线、系统总线、外设总线系统总线： ISA总线是IBM PC/AT机上使用的总线，又称为PC AT总线。它是为80286 CPU而设计的。 EISA总线是以Compag为代表的几个公司，为解决瓶颈现象，针对486微机而设计的。 PCI总线：随着各种应用软件的发展，需要在微处理器与外部设备之间进行大量的高速的数据传输，以往的ISA总线，及以后发展的EISA总线都未能解决总线及高效率传输的问题。 总线结构（从微机系统结构来划分）：（面向系统的）单总线结构优点：控制简单方便，扩充方便 缺点：系统总体传输的效率和速度受到限制。因
10、为同一时刻只能在两个设备之间传送数据。多总线结构：双总线结构面向CPU的双总线结构、面向主存的双总线结构、多总线结构面向CPU的双总线结构：存储总线：CPU与存储器之间的总线、存储器与I/O接口间无直接通道；优点：提高了微机系统信息传送的效率和传送的速度。（双总线）缺点：由于外设与主存储器之间没有直接的通路，它们之间的信息交换都必须通过CPU才能进行中转，要求CPU化大量的时间来进行信息的输入输出处理，降低了CPU的工作效率。面向存储器的双总线结构：在单总线结构基础上增加一条CPU到存储器的高速总线优点：提高微机系统信息传送的效率，减轻了总线的负担。缺点：硬件造价高。总线的主要性能指标：总线带
11、宽（B/S）：单位时间内总线上可传送的数据量、总线位宽（bit）：能同时传送的数据位数总线的工作频率（MHz）总线带宽=（位宽/8）&（工作频率/每个存取周期的时钟数）总线技术：1、总线的基本功能：总线上部件的工作方式:主控方式: 部件工作于主控方式时可以控制 总线并启动信息传送。 从方式: 部件工作于从方式时只能按主控部件的要求工作。5、 寄存器分段有什么优点；段与段之间的关系；6、 什么叫中断，什么叫中断向量表；中断的基本概念：CPU执行程序时，由于发生了某种随机的事件(外部或内部)，引起CPU暂时中断正在运行的程序，转去执行一段特殊的服务程序(称为中断服务程序或中断处理程序)，以处理该事
12、件，该事件处理完后又返回被中断的程序继续执行，这一过程称为中断。中断源:引起CPU中断的事件，发出中断请求的来源。引入中断的原因：提高数据传输率、避免了CPU不断检测外设状态的过程，提高了CPU的利用率、实现对特殊事件的实时响应外部中断响应的一般过程：中断请求、中断判优及中断源识别、中断响应、中断处理（服务）、中断返回中断向量表：存放各类中断的中断服务程序的入口地址、每个入口占用4 B，低字为段内偏移，高字为段基址、表的地址位于内存的00000H003FFH，大小为1KB，共256个入口、中断向量在表中的存放地址=nX47、 什么叫流水线技术？ 流水线（pipeline）技术是指在程序执行时多
13、条指令重叠进行操作的一种准并行处理实现技术。流水线是Intel首次在486芯片中开始使用的。流水线的工作方式就象工业生产上的装配流水线。在CPU中由56个不同功能的电路单元组成一条指令处理流水线，然后将一条X86指令分成56步后再由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，因此提高CPU的运算速度。经典奔腾每条整数流水线都分为四级流水，即指令预取、译码、执行、写回结果，浮点流水又分为八级流水。衡量一种流水线处理方式的性能高低的书面数据主要由吞吐率、效率和加速比这三个参数来决定。 8088/8086的指令流水线：一般情况下，CPU执行完一条指令就可以立即执行下一条指令，
14、称为流水线技术，减少了CPU为取指令而等待的时间，从而提高了CPU的效率。指令执行部件 EU:负责执行指令总线接口部件BIU:负责取指令、取操作数和写结果。8088的外部引脚和功能： 8088/8086 CPU的特点:采用并行流水线工作方式、通过设置指令预取队列实现、对内存空间实行分段管理：将内存分为4个段并设置地址段寄存器，以实现对1MB空间的寻址、支持多处理器系统；中断请求和响应信号：INTR：可屏蔽中断请求输入端、NMI：非屏蔽中断请求输入端、INTA：中断响应输出端总线保持信号：HOLD：总线保持请求信号输入端。当CPU以外的其他设备要求占用总线时，通过该引脚向CPU发出请求HLDA：
15、总线保持响应信号输出端。CPU对HOLD信号的响应信号总线接口单元：功能：从内存中取指令到指令预取队列、负责与内存或输入/输出接口之间的数据传送、在执行转移程序时，BIU使指令预取队列复位，从指定的新地址取指令，并立即传给执行单元执行。总线接口单元包括：段寄存器、指令指针寄存器、指令队列、地址加法器、总线控制逻辑电路结论：指令预取队列的存在使EU和BIU两个部分可同时进行工作，从而提高了CPU的效率，降低了CPU对存储器存取速度的要求。BX与BP在应用上的区别：作为通用寄存器，二者均可用于存放数据、作为基址寄存器，用BX表示所寻找的数据在数据段；用BP则表示数据在堆栈段；大题补充：1、 已知x
16、=-108,y=+89,机器的字长为8位，试列出算式用补码计算x+y=?判断是否有溢出并说出理由？解：1.X=-108.X补=10010100 Y=89，89补=01011001X+Y补= X补+ Y补10010100+01011001 11101101末溢出，最高两位都无进位2、 有30个16位无符号数存放在MEM开始的单元中，试编程从大到小的顺序进行排列解：采用冒泡排序算法：DATA SEGMENTMEM DW A1,A2,A3,A30DATA ENDS PROG SEGMENTASSUME DS:PROG,DS:DATA MAIN PROC FAR START:PUSH DSSUB AX
17、,AXPUSH AXMOV AX,DATA MOV DS,AX MOV CX,30DEC CXLOOP1: MOV DI,CXMOV BX,0LOOP2: MOV AX,MEMBXCMP AX,MEMBX+2JGE CONTINUEXCHG AX,MEMBX+2 MOV MEMBX,AXCONTINUE:ADD BX,2LOOP LOOP2 LOOP LOOP1RETMAIN ENDPPROG ENDS3、某微机字长为8位，有20位地址线，试用64K*8的EPROM27512、32K*8的RAM62256和译码器74LS139构成一个地址空间唯一且联系的128K字节EPROM、64K字节RAM
18、的存储器子系统。 第一：画出存储器系统连接图 第二：写出各个存储器的地址范围解：用2片EPROM、2片RAM；画图时，cpu,74ls138,4片芯片用方框表示CPU上的数据线D0-D7，直接连接到四片芯片的数据线D0-D7地址线A0-A13直接连接到RAM的F地址线A0-A13地址线A0-A14直接连接到ROM地址线A0-A14高位地址线A15-A17接74LS138的ABCA18A19接74LS138的G2AG2BMREQ经非门接74LS138的G1，再接读写线，注意RAM，ROM的不同这种题如果规定地址，主要变化在用74LS138的哪个输出端接四个芯片的片选端CS、如果自己选，用前四个，
19、地址范围就从00000H开始了4、某微机系统用1片可编程并行接口芯片8255A扩展了一个人机接口，包括一个键盘接口和一个显示接口，其中显示器采用8位共阴极数码管，键盘共有50个按键 第一：请选择适当的驱动器，画出电路原理图 第二：简单叙述其工作原理PA口输出口接发光二极管，你题目中是接七段数码管，PB口输入口，接键盘，这图上接的是按健，按健可接8个，键盘可接最大是8*850的键盘可以用8*7来做，可列出键值表，但是一个七段数码管只能显示0-F16个值，对应不到每个健有一个显示工作过程是：建立一张按键表放入内存，表中反应的是按键和数码管对应的显示关系。然后先读A口，扫描看是否有键按下，有，读键值
20、，没有继续扫描。读到键值后，从按键表中找到相应数据从B口输出，驱动数码管显示；简答题补：1、 微型计算机：体积、重量、计算能力都相比较小的一类计算机的总称；2、 硬件系统：外设、主机CPU、存储器、输入输出接口、总线 软件系统：系统软件、应用软件3、 冯 诺依曼机的特点：将计算过程描述为由许多条指令按一定顺序组成的程序，并放在存储器保存、指令按其在存储器中存放的顺序执行、由控制器控制整个程序和数据的存取以及程序的执行、以运算器为核心，所有的执行都经过运算器、程序中的指令和数据必须采用二进制编码且能够被执行该程序计算机所识别；4、 CPU：执行单元EU分析指令、执行指令 总线接口单元BIU：负责
21、取指令、取操作数与写结果；5、 流水线技术：指令队列的存在，减少了CPU为取指令而等待的时间，提高了CPU的执行效率和运行速度，另外也降低了对存储器存取速度的要求；6、 物理地址：实际内存单元提供的一个地址空间 物理地址=段基地址*16+偏移地址 段基地址和偏移地址组成逻辑地址；7、 存储器：用于存放计算机工作过程中需要操作的数据和当前执行的程序8、 分段技术：由于内存容量的大小对计算机的性能有直接的影响，为了提高系统的执行速度，希望尽可能地提高管理内存的能力，为此，采用分段管理技术。 优点：允许程序在存储器内重定位（浮动），允许实模式下编写的程序在保护模式下运行； 段与段之间关系可以：重合、
22、重叠、紧密相连或间隔分开寄存器分段有什么优点；段与段之间的关系；8086是一个16位的结构,采用分段管理办法可形成超过16位的存储器物理地址,扩大对存储器的寻址范围 (1MB,20位地址).若不用分段方法,16位地址只能寻址64KB空间. 段与段之间是相互独立的,可以分别寻址.规定每个段的首地址是一个可以被16整除的数(即段起始地址的低4位为0).9、 总线：是一组导线和相关控制、驱动电路的集合，是计算机系统各部件之间传输地址、数据和控制信息公共通路；10、 工作时序：时序的概念：CPU各引脚信号在时间上的关系时钟周期：计算机中，CPU的一切操作都是在系统主时钟CLK的控制下按节拍有序地进行的
23、。系统主时钟一个周期信号所持续的时间称为时钟周期（T），大小等于频率的倒数，是CPU的基本时间计量单位。总线周期：CPU通过外部总线对存储器或I/O端口进行一次读/写操作的过程称为总线周期。为了完成对存储器或者IO端口的一次访问，CPU需要先后发出存储器/IO端口地址，发出读或者写操作命令，进行数据的传输。以上的每一个操作都需要延续一个或几个时钟周期。所以，一个总线周期由若干个时钟周期（T）组成。指令周期：CPU执行一条指令的时间（包括取指令和执行该指令所需的全部时间）称为指令周期。指令周期：从取指到指令执行完成所需的时间，指令不同长度不同。CISC机器周期：一个指令周期通常划分为若干个机器周
24、期/CPU周期；如：取指周期，存储器写周期和存储器读周期等。时钟周期：一个机器周期又含若干个相等的时间段，称时钟周期/节拍，它是处理操作的最小单位；时钟脉冲：时序系统的基本定时信号，时钟周期的宽度与时钟脉冲的周期一致，由时钟脉冲的后沿实现周期切换。、 总线：是一组导线和相关的控制、驱动电路的集合。是计算机系统各部件之间传输地址、数据和控制信息的通道；总线分类：地址总线（AB）、数据总线（DB）、控制总线（CB）总线的优点:通用性、便于用户的二次开发、便于系统的更新、可不断提高系统的功能 系统总线： ISA总线是IBM PC/AT机上使用的总线，又称为PC AT总线。它是为80286 CPU而设
25、计的。 EISA总线是以Compag为代表的几个公司，为解决瓶颈现象，针对486微机而设计的。 PCI总线：随着各种应用软件的发展，需要在微处理器与外部设备之间进行大量的高速的数据传输，以往的ISA总线，及以后发展的EISA总线都未能解决总线及高效率传输的问题。 总线结构（从微机系统结构来划分）：（面向系统的）单总线结构优点：控制简单方便，扩充方便 缺点：系统总体传输的效率和速度受到限制。因为同一时刻只能在两个设备之间传送数据。多总线结构：双总线结构面向CPU的双总线结构、面向主存的双总线结构、多总线结构面向CPU的双总线结构：存储总线：CPU与存储器之间的总线、存储器与I/O接口间无直接通道
26、；优点：提高了微机系统信息传送的效率和传送的速度。（双总线）缺点：由于外设与主存储器之间没有直接的通路，它们之间的信息交换都必须通过CPU才能进行中转，要求CPU化大量的时间来进行信息的输入输出处理，降低了CPU的工作效率。面向存储器的双总线结构：在单总线结构基础上增加一条CPU到存储器的高速总线优点：提高微机系统信息传送的效率，减轻了总线的负担。缺点：硬件造价高。总线的主要性能指标：总线带宽（B/S）：单位时间内总线上可传送的数据量、总线位宽（bit）：能同时传送的数据位数总线的工作频率（MHz）总线带宽=（位宽/8）&（工作频率/每个存取周期的时钟数）总线技术：1、总线的基本功能：总线上部
27、件的工作方式:主控方式: 部件工作于主控方式时可以控制 总线并启动信息传送。 从属方式: 部件工作于从方式时只能按主控部件的要求工作。总线保持信号：HOLD：总线保持请求信号输入端。当CPU以外的其他设备要求占用总线时，通过该引脚向CPU发出请求HLDA：总线保持响应信号输出端。CPU对HOLD信号的响应信号总线接口单元：功能：从内存中取指令到指令预取队列、负责与内存或输入/输出接口之间的数据传送、在执行转移程序时，BIU使指令预取队列复位，从指定的新地址取指令，并立即传给执行单元执行。总线接口单元包括：段寄存器、指令指针寄存器、指令队列、地址加法器、总线控制逻辑电路结论：指令预取队列的存在使
28、EU和BIU两个部分可同时进行工作，从而提高了CPU的效率，降低了CPU对存储器存取速度的要求。BX与BP在应用上的区别：作为通用寄存器，二者均可用于存放数据、作为基址寄存器，用BX表示所寻找的数据在数据段；用BP则表示数据在堆栈段；总线仲裁（判优）控制：总线是多个部件共享的，在总线上某一时刻只能有一个总线主控部件控制总线，为了正确地实现多个部件之间的通信，避免各部件同时发送信息到总线引起冲突，必须要有一个总线仲裁机构，对总线的使用进行合理的分配和管理。 根据总线控制部件的位置，控制方式分为：集中式控制：总线控制逻辑集中在一处； 分散式控制：总线控制逻辑分散在总线各部件中。8088系统总线：最
29、小模式下的系统总线：MN/MX=1最大模式下的系统总线 MN/MX=0、存储器：定义：存储器又叫内存或主存,是微型计算机的存储和记忆部件。 用于存放计算机工作过程中需要操作的数据和当前执行的程序。存储器系统：Cache和主存构成的Cache存储系统、主存与磁盘构成的虚拟存储系统存储器系统主要性能指标：存储容量、存取时间、单位容量平均价格半导体存储器的主要技术指标：存储容量、存取时间和存取周期、可靠性、功耗简单题:、 什么叫中断？什么叫中断向量？什么是中断向量表？中断：所谓中断是指CPU在正常执行程序的过程中，由于内部/外部事件的触发或由程序的预先安排，引起CPU暂时中断当前正在运行的程序，而转
30、去执行为内部/外部事件或程序预先安排的事件的服务子程序，待中断服务子程序执行完毕后，CPU再返回到被暂时中断的程序处（断点）继续执行原来的程序，这一过程成为中断。中断向量：中断服务程序的入口地址。中断向量表：把系统中所有的中断类型码及其对应的中断向量按一定的规律存放在一个区域内，这个存储区域就叫中断向量表。中断向量是中断处理子程序的入口地址；地址范围是00000H-003FFH。 、 什么叫总线？试述总线的优点？总线：是一组导线和相关的控制、驱动电路的集合。是计算机系统各部件之间传输地址、数据和控制信息的通道；总线的优点:通用性、便于用户的二次开发、便于系统的更新、可不断提高系统的功能 、 什
31、么是流水线技术？它的作用是什么？ 流水线（pipeline）技术是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。流水线是Intel首次在486芯片中开始使用的。衡量一种流水线处理方式的性能高低的书面数据主要由吞吐率、效率和加速比这三个参数来决定。流水线系统最大限度地利用了CPU资源，使每个部件在每个时钟周期都工作，大大提高了效率。目的是提高数据吞吐率（提高处理速度）、 什么叫Cache?它的作用是什么？基于的原理是什么？微机系统整体性能诸多因素中，CPU与内存之间的存取速度是一个很重要的因素。减少CPU与内存之间速度差异的办法： （1）在基本总线周期中插入若干等待周期，让CPU等
32、待内存的数据。这种方法简单，浪费CPU的能力。 （2）采用存取速度较快的SRAM作存储器。成本高。 （3）高速缓冲存储器技术Cache技术Cache的基本概念：由于CPU与主存之间在执行速度上存在较大的差异，为提高CPU的效率，并考虑到价格因素，基于程序的局部性原理，在慢速的DRAM和快速的CPU之间插入一速度较快、容量较小的SRAM，起到缓冲作用，使CPU既可以以较快速度存取SRAM中的数据，又不使系统成本上升过高。高速缓冲存储器Cache技术在CPU和主存之间设置的小容量的高速存储器，称为高速缓冲存储器。即cache系统的平均存取速度=Cache存取速度命中率+RAM存取速度不命中率Cac
33、he与主存的存取一致性：读操作贯穿读出式、旁路读出式写操作写穿式、回写式贯穿读出式： CPU对主存的所有数据请求都首先送到Cache，在Cache中查找。若命中，则切断CPU对主存的请求，并将数据送出；如果不命中，则将数据请求传给主存优点:降低了CPU对主存的请求次数; 缺点:延迟了CPU对主存的访问时间。旁路读出式：优点: 没有时间延迟; 缺点: 每次CPU都要访问主存，占用了部分总线时间。写穿式：从CPU发出的写信号送Cache的同时也写入主存，以保证主存的数据能同步更新。优点：操作简单 缺点：由于主存的慢速，降低了系统的写速度并占用了部分总线时间。回写式：优点：CPU不直接访问内在，效率
34、高缺点：易产生数据不一致Cache技术：由于CPU与主存之间在执行速度上存在较大的差异，为提高CPU的效率，并考虑到价格因素，基于程序的局部性原理，在慢速的DRAM和快速CPU之间插入一速度较快、容量较小的SRAM，起到缓冲作用，使CPU既可以以较快速度存取SRAM中的数据，又不使系统成本上升过高。Cache的工作原理是基于程序访问的局部性。可以在主存和CPU通用寄存器之间设置一个高速的容量相对较小的存储器，把正在执行的指令地址附近的一部分指令或数据从主存调入这个存储器，供CPU在一段时间内使用。这对提高程序的运行速度有很大的作用。这个介于主存和CPU之间的高速小容量存储器称作高速缓冲存储器(
35、Cache)。 、 什么是物理地址？什么是逻辑地址？两者的关系是什么？物理地址(physical address)用于内存芯片级的单元寻址，与处理器和CPU连接的地址总线相对应。这个概念应该是这几个概念中最好理解的一个，但是值得一提的是，虽然可以直接把物理地址理解成插在机器上那根内存本身，把内存看成一个从0字节一直到最大空量逐字节的编号的大数组，然后把这个数组叫做物理地址，但是事实上，这只是一个硬件提供给软件的抽像，内存的寻址方式并不是这样。所以，说它是“与地址总线相对应”，是更贴切一些，不过抛开对物理内存寻址方式的考虑，直接把物理地址与物理的内存一一对应，也是可以接受的。也许错误的理解更利于
36、形而上的抽像。逻辑地址(logical address)Intel为了兼容，将远古时代的段式内存管理方式保留了下来。逻辑地址指的是机器语言指令中，用来指定一个操作数或者是一条指令的地址。以上例，我们说的连接器为A分配的0x08111111这个地址就是逻辑地址。不过不好意思，这样说，好像又违背了Intel中段式管理中，对逻辑地址要求，“一个逻辑地址，是由一个段标识符加上一个指定段内相对地址的偏移量，表示为 段标识符：段内偏移量，也就是说，上例中那个0x08111111，应该表示为A的代码段标识符: 0x08111111，这样，才完整一些”、 I/O接口与端口I/O接口：将外设连接到总线上的一组逻辑电路的总称、实现外设与主机之间的信息交换I/O端口：接口中的寄存器、I/O接口要解决的问题：速度匹配(Buffer)、信号的驱动能力(电平转换器、驱动器) 、信号形式和电平的匹配(A/D、D/A) 、信息格式(字节流、块、数据包、帧) 、时序匹配(定时关系)、总线隔离(三态门)接口的功能：I/O地址译码与设备选择(设备寻址)、信号的输入/输出、命令、数据和状态的缓冲与寄存、信息转换，增加信号的驱动能力专心-专注-专业
