《计算机组成原理-第四章 存储系统.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理-第四章 存储系统.ppt（81页珍藏版）》请在三一办公上搜索。
1、第四章 存储系统,存储器的两大功能：1、存储（写入Write）2、取出（读出Read）三项基本要求：1、大容量 2、高速度 3、低成本,4.1 概述,4.1.1 存储器相关特性1.存取时间 从存储器收到读(或写)申请命令,到从存储器读(或写入)信息所需的时间称为存取时间(存储器访问时间)2.存取周期存取周期指示存储器做连续访问操作过程中一次完整的存取操作所需的全部时间。指本次存取开始到下一次存取开始之间所需的时间。即存取时间加上一段附加时间。,4.1.1 存储器相关特性,3.数据传输率 数据传输率是数据传入或传出存储器的速率。R 单位：位数/每秒（bps）,4.1.2 存储器的分类,1.按存储
2、器在系统中的作用分类（1）主存（内存）主要存放CPU当前使用的程序和数据。,速度快,容量有限,（2）辅存,（外存）,存放大量的后备程序和数据。,速度较慢,容量大,（3）高速缓存,存放CPU在当前一小段时间内多次使用的程序和数据。,速度很快,容量小,4.1.2 存储器的分类,2.按存储介质分类,（1）半导体存储器,利用双稳态触发器存储信息,静态存储器:,依靠电容存储电荷的原理存储信息,（2）磁表面存储器,动态存储器:,容量大，,长期保存信息，,利用磁层上不同方向的磁化区域表示信息。,非破坏性读出，,作外存。,功耗较大,速度快,作Cache。,功耗较小,容量大,速度较快,作主存。,4.1.2 存储
3、器的分类,（3）光盘存储器,速度慢。,利用光斑的有无表示信息。,容量很大，,非破坏性读出，,长期保存信息，,作外存。,3.按存取方式分类,随机存取：,可按地址访问存储器中的任一单元，,（1）随机存取存储器,访问时间与单元地址无关。,4.1.2 存储器的分类,RAM,存取周期或读/写周期,固存：,（ns）,：可读可写,ROM,：只读不写,PROM：,用户不能编程,用户可一次编程,EPROM：,用户可多次编程,（紫外线擦除）,EEPROM：,用户可多次编程,（电擦除）,速度指标：,作主存、高速缓存。,4.1.2 存储器的分类,（2）顺序存取存储器（SAM）,访问时读/写部件按顺序查找目标地址，访问
4、时间与数据位置有关。如:磁带,等待操作,平均等待时间,读/写操作,两步操作,速度指标,（ms）,数据传输率,（字节/秒）,4.1.2 存储器的分类,（3）直接存取存储器（DAM）,访问时读/写部件先直接指向一个小区域，再在该区域内顺序查找。访问时间与数据位置有关。如:磁盘,三步操作,定位（寻道）操作,等待（旋转）操作,读/写操作,速度指标,平均定位（平均寻道）时间,平均等待（平均旋转）时间,数据传输率,（ms）,（ms）,（位/秒）,4.1.3 存储系统的层次结构,三级存储体系结构：高速缓存 主存 外存1）主存储器：指能由CPU直接编程访问的存储器。存放需要执行的程序和需要处理的数据。也称为内
5、存。2）外存储器：指用来存放需要联机保存但暂不使用的程序和数据。对主存的补充和后援。位于主机的逻辑范畴之外。简称为外存。3）高速缓存：存放最近要使用的程序和数据。解决CPU和主存之间的速度匹配。,4.1.3 存储系统的层次结构,1.主存-外存层次,为虚拟存储提供条件。,增大容量。,将主存空间与部分外存空间组成逻辑地址空间；,CPU,Cache,主存,外存,用户使用逻辑地址空间编程；,操作系统进行有关程序调度、存储空间分配、地址转换等工作。,4.1.3 存储系统的层次结构,2.主存-高速缓存层次提高速度。,命中,不命中,4.2 半导体存储单元与存储芯片,工艺,双极型,MOS型,TTL型,ECL型
6、,速度很快、,功耗大、,容量小,电路结构,PMOS,NMOS,CMOS,功耗小、,容量大,工作方式,静态MOS,动态MOS,（静态MOS除外）,存储信息原理,静态存储器SRAM,动态存储器DRAM,（双极型、静态MOS型）：,依靠双稳态电路内部交叉反馈的机制存储信息。,（动态MOS型）：,依靠电容存储电荷的原理存储信息。,功耗较大,速度快,作Cache。,功耗较小,容量大,速度较快,作主存。,4.2.1 双极型存储单元与芯片,基本逻辑电路,1.二极管：,2.肖特基二极管：,3.三极管：,三极管相当于一个由基极控制的无触点开关。当基极和发射极之间的电压差较大时，三极管通导，集电极和发射极电压基本
7、相同。,4.2.1 双极型存储单元与芯片,1.TTL型存储单元,V1 V2,Z,TTL原理：用两个双射极晶体管交叉反馈，构成双稳态电路。左图中，V1，V2交叉反馈，构成双稳态电路，发射极接字线Z，如果字线Z为低电平，可读/写，如果字线Z为高电平，则数据保持。W和W是位线，数据通过W和W读出或写入。,4.2.1 双极型存储单元与芯片,定义：当V1通导而V2截止时，存储信息为0，当V2通导而V1截止时，存储信息为1。TTL的读写方式(字位线和时间关系）,4.2.1 双极型存储单元与芯片,2.TTL型存储芯片,电源Vcc，接+5伏地，GND片选S，为低电平时选中芯片地址4位A3A0数据输入DI4DI
8、1，数据输出DO4DO1。写命令W，低电平写入，高电平读出,4.2.1 双极型存储单元与芯片,四个位平面的译码结构,4.2.1 双极型存储单元与芯片,一个位平面的译码结构,A3A2,A1A0,若：A3A0=0110,行：X1列：Y2,4.2.2 静态MOS存储单元与芯片,1.六管单元,（1）组成,V1、V3：MOS反相器,Vcc,触发器,V2、V4：MOS反相器,V5、V6：控制门管,Z,Z：字线，选择存储单元,位线，完成读/写操作,W,W：,（2）定义,“0”：V1导通，V2截止；,“1”：V1截止，V2导通。,4.2.2 静态MOS存储单元与芯片,（3）工作,V5、V6,Z：加高电平，,高
9、、低电平，写1/0。,（4）保持,只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，称静态。,导通，选中该单元。,电流，读1/0。,Z：加低电平，,V5、V6截止，该单元未选中，保持原状态。,静态单元是非破坏性读出，读出后不需重写。,4.2.2 静态MOS存储单元与芯片,2.静态MOS存储芯片例.SRAM芯片2114（1K4位）（四管）,地址端：,A9A0（入）,数据端：,I/O4I/01（入/出）,控制端：,片选CS,写使能WE,=0 写,=1 读,电源、地：Vcc，GND,=0 选中芯片,=1 未选中芯片,4.2.2 静态MOS存储单元与芯片,读写时序 为了让芯片
10、正确工作，必须按时序提供正确的地址、控制、数据信号。（1）读周期,地址信号：,控制信号：CS,数据信号：Dout,4.2.2 静态MOS存储单元与芯片,（2）写周期,地址信号：,控制信号：CS WE,数据信号：Dout Din,4.2.3 动态MOS存储单元与芯片,1.四管存储单元,（1）组成,V1、V2：记忆管,C1、C2：柵极电容,V3、V4：控制门管,Z：字线,（2）定义,“0”：V1导通，V2截止,“1”：V1截止，V2导通,（C1有电荷，C2无电荷）；,（C1无电荷，C2有电荷）。,4.2.3 动态MOS存储单元与芯片,（3）工作,Z：加高电平，,V3、V4导通，选中该单元。,高、低
11、电平，写1/0。,高电平，断开充电回路，,读1/0。,（4）保持,Z：加低电平，,V3、V4截止，该单元未选中，保持原状态。,需定期向电容补充电荷（动态刷新），称动态。,四管单元是非破坏性读出，读出过程即实现刷新。,4.2.3 动态MOS存储单元与芯片,2.单管动态存储单元（1）组成,C：记忆单元,V：控制门管,Z：字线,W：位线,（2）定义,（4）保持,写入：Z加高电平，T导通，,读出：W先预充电，,根据W线电位的变化，读1/0。,断开充电回路。,Z：加低电平，,单管单元是破坏性读出，读出后需重写。,“0”：C无电荷，电平V0（低）,“1”：C有电荷，电平V1（高）,（3）工作,Z加高电平，
12、V导通，,3.存储芯片DRAM（Intel 2164）,地址端：,A7A0（入）,数据端：,Di（入）,控制端：,片选,写使能WE,=0 写,=1 读,分时复用，提供16位地址。,Do（出）,行地址选通RAS,列地址选通CAS,高8位地址,低8位地址,=0时A7A0为行地址,=0时A7A0为列地址,4.2.4 半导体只读存储器,ROM 指一般情况下只能读出、不能写入的存储器1、掩模型只读存储器（MROM）,4.2.4 半导体只读存储器,上页MROM结构图的说明：1）MROM的存储元可由二极管、双极型晶体管或MOS管等构成，厂家生产时按用户要求做好，用户不能修改。2）上图是采用MOS管的1024
13、*8位的MROM，单译码，1024行，每行8位。译码器行选择线选中为高电平，一行8管，如果某管导通，则对应位为0，否则为1。输出为D0，D1 D7。3）特点：信息一次写入后不能修改，灵活性差。信息固定不变，可靠性高。生产周期长，适合定型批量生产。,4.2.4 半导体只读存储器,2、可编程只读存储器（PROM）1）为克服MROM的缺点，设计了一种出厂时全0，用户可修改1次的ROM。2）有两种产品：结破坏型：行列交点处制作一对彼此反向的二极管，平 时不通，为0；若加高电平，击穿1只二极管，则写1。熔丝型：行列交点处连接一段熔丝，连通为0，若加高电平熔断，则写1。3）以熔丝型为例：见下图，单译码，4
14、字*4位，每个字实际上是一个多发射极管，每个发射极通过熔丝与位线相连。,4.2.4 半导体只读存储器,可编程只读存储器（PROM）结构图：,4.2.4 半导体只读存储器,3.可擦除可编程只读存储器（EPROM）基本存储器电路,EPROM管栅极由SiO2多晶硅组成，浮空，无电荷，该管不通，漏极D和源极S间无电流，存储信息为1，若要写0，在D和S间加25V电压，该管瞬间击穿，电子进入浮栅，高压撤除后，浮栅上电子无法泄漏，变负，该管导通，存储信息0。,4.2.4 半导体只读存储器,芯片举例Intel 2716，2K x 8，24脚,说明：芯片上有石英玻璃窗口，紫外线照射时，浮栅上电子获得能量后逸去，
15、芯片被擦除为全1。工作方式见课本P203 表4-1。,4.2.4 半导体只读存储器,4.电可擦除可编程只读存储器（EEPROM）将EPROM改为用电来擦写。而且一次不需全部擦除，可以只改写某个单元。5.FLASH MEMORY1）闪存是一种快擦写存储器，具有不挥发性，可以在线 擦除和重写。2）集成度高、高可靠性、抗振动、价格低3）结构和EEPROM相似4）具有很大发展潜力。,4.2.4 半导体只读存储器,6、各种ROM的比较,4.3 主存储器组织,主存储器的组织涉及到：1）主存储器的逻辑设计2）DRAM的动态刷新问题3）主存与CPU的连接、匹配4）主存的校验,4.3.1 主存储器的逻辑设计,存
16、储器的总容量=字数（单元数）X 位数1）若按字节编址：位数=8（一个字节）2）若按字编址：位数=字长（通常为字节的整数倍）存储器的逻辑设计需要考虑：可供选用的存储芯片类型、型号，每片的容量。如果每片的容量低于总容量，则需要用若干芯片组成。相应地，可能存在位数和字数的扩展问题。,4.3.1 主存储器的逻辑设计,例1：用2114（1K4）SRAM芯片组成容量为4K8的存储器。地址总线A15A0（低）,双向数据总线D7D0（低）,读/写信号线R/W。给出芯片地址分配与片选逻辑,并画出M框图。,1.计算芯片数,（1）先扩展位数，再扩展单元数。,2片1K4,1K8,4组1K8,4K8,8片,（2）先扩展
17、单元数，再扩展位数。,4片1K4,4K4,2组4K4,4K8,8片,4.3.1 主存储器的逻辑设计,存储器寻址逻辑,2.地址分配与片选逻辑,芯片内的寻址系统(二级译码),为芯片分配哪几位地址，以便寻找片内的存储单元,由哪几位地址形成芯片选择逻辑，以便寻找芯片,存储空间分配：,4KB存储器在16位地址空间（64KB）中占据任意连续区间。,芯片外的地址分配与片选逻辑,低位地址分配给芯片，高位地址形成片选逻辑。,需12位地址寻址：,4KB,A11A0,00 0 0 0 0,00 0 0 1 1,00 0 1 1 1,00 1 0 1 1,00 0 1 0 0,00 1 0 0 0,00 1 1 0
18、0,00 1 1 1 1,片选,芯片地址,芯片 芯片地址 片选信号 片选逻辑,第1组,第2组,第3组,第4组,A9A0,A9A0,A9A0,A9A0,CS0,CS1,CS2,CS3,A11A10,A11A10,A11A10,A11A10,A15A12A11A10A9A0,A15A12A11A10A9A0,3.连接方式,（1）扩展位数,4,4,10,A9A0,（2）扩展单元数,（3）连接控制线,（4）形成片选逻辑电路,4.3.1 主存储器的逻辑设计,例2.某半导体存储器容量7K8位。其中固化区4K 8，可选EPROM芯片：2K8/片。随机读写区3K8，可选SRAM芯片：2K4/片、1K4/片。地
19、址线A15A0（低），双向数据线D7D0，CE片选信号，WE控制信号。画出芯片级逻辑图，注明各种信号线，写出片选信号逻辑式。,2K8,2K8,2K4,2K4,1K4,1K4,4K8,3K8,4.3.1 主存储器的逻辑设计,4.3.1 主存储器的逻辑设计,当主存储器的位数与单个存储芯片的位数相同而字数不同时，采用字数扩展方式。例如：主存容量64K x 8，可选芯片8K x 8 解：1）芯片数量=（64K x 8）/（8K x 8）=8 片 2）地址分配和片选逻辑 每个芯片地址线只有13根（A12 A0)，CPU输出有16根（A15 A0)，（A12 A0)直接相连，（A15 A13)联3-8译码
20、器输入端，译码器输出端联到8个芯片 3）逻辑图,4.3.1 主存储器的逻辑设计,作业：某机的主储存器与外设统一编址，内存地址空间为从第0号单元开始的连续空间，容量为16K8位，外设占用16KB。由2k8位的EPROM芯片组成前4KB，由4k4位和8k8位的SRAM芯片组成后12KB。Ai为地址输入端，Di为数据输出端（EPROM）或数据输入输出端（SRAM），-CS为片选端（低电平有效），PD/PGM为低且-CS有效时EPROM数据可输出，R/W为SRAM的读写端。（1）每一EPROM芯片和SRAM芯片各有多少地址输入线和数据线？（2）各种芯片各需要多少片？（3）若CPU访问储存器和外设的信号
21、有：R（读命令）,W（写命令）,AB0AB15（输出，地址总线）及双向数据总线DB0-DB7.试画出该存储器各芯片与CPU连线的逻辑示意图，并注明地址分配及片选逻辑。,4.3.2 主存储器与CPU的连接,系统模式1）最小系统模式（课本P209 图4-23（a）2）较大系统模式（课本P209 图4-23（b）3）专用存储总线模式：在CPU与主存之间建立一组专门的高速存储总线。速度匹配与时序控制 CPU内部操作时钟周期 访存操作总线周期,4.3.2 主存储器与CPU的连接,数据通路匹配 数据通路宽度:数据总线一次能并行传送的位数 例:(课本P210 例4-3、例4-4）主存相关控制信号（课本P21
22、1）,基本控制信号:,行选列选信号:,主存外设选择信号:,4.3.3 动态存储器的刷新,1.刷新定义和原因 DRAM是依靠电容上存储电荷来暂存信息。平时无电源供电，时间一长电容上存储的电荷会逐渐泄露。需定期向电容补充电荷，以保持信息不变。,定期向电容补充电荷,刷新,2.最大刷新间隔,在此期间，必须对所有动态单元刷新一遍。,各动态芯片可同时刷新，片内按行刷新,2ms,3.刷新方法,（按行读）。,刷新一行所用的时间,刷新周期,（存取周期）,4.3.3 动态存储器的刷新,4.刷新方式,2ms内集中安排所有刷新周期。,死区,用在实时要求不高的场合。,（1）集中刷新,2ms,50ns,（2）分散刷新,各
23、刷新周期分散安排在存取周期中。,100ns,用在低速系统中。,4.3.3 动态存储器的刷新,2ms,（3）异步刷新,例.,各刷新周期分散安排在2ms内。,用在大多数计算机中。,每隔一段时间刷新一行。,128行,15.6 微秒,每隔15.6微秒提一次刷新请求，刷新一行；2毫秒内刷新完所有行。,15.6 微秒,15.6 微秒,15.6 微秒,刷新请求,刷新请求,（DMA请求）,（DMA请求）,4.3.4 主存储器的校验方法,数据校验的实现原理：数据校验码是在合法的数据编码之间，加进一些额外的编码，使合法的数据编码出现错误时成为非法编码。这样就可以通过检测编码的合法性达到发现错误的目的。码距：码距指
24、任何一种编码的任两组二进制代码中，其对应位置的代码最少有几个二进制位不相同。,4.3.4 主存储器的校验方法,奇偶校验1）码距=22）奇偶校验码：它是在被传送的n位信息组上，加上一个二进制位作为校验位，使配置后的n+1位二进制代码中1的个数为奇数(奇校验)或偶数(偶校验)。例：数据奇校验编码偶校验编码0000000000000000100000000001110101011101010011101011其中，最后一位为校验位，其余八位为数据位。,4.3.4 主存储器的校验方法,3）奇偶校验逻辑 主要采用异或门校验码的生成和检错。,4.4 磁表面存储原理,4.4.1 记录介质和磁头 磁表面存储器
25、中，记录信息的介质是一层很薄的磁层，它依附在一定强度的基体上。1.基体和磁层1）软质基体和磁层 磁带采用聚酯薄膜带，磁盘采用聚酯薄片。磁层是加钴的氧化铁颗粒。2）硬质基体和磁层 硬盘采用铝合金、工程塑料、陶瓷、玻璃作为基体。磁层是电镀的铁镍钴合金薄膜或溅射形成的薄膜磁层。,4.4.1 记录介质和磁头,2.读/写磁头 实现读/写的关键元件。实现电磁转换和磁电转换。（原理与结构见课本P218 图4-27）。磁盘中，每个记录面有一个磁头 磁带中，每个磁道有一对读写磁头,4.4.2 读写原理,1.写入 在磁头线圈中加入磁化电流（写电流），并使磁层移动，在磁层上形成连续的小段磁化区域（位单元）。2.读出
26、 磁头线圈中不加电流，磁层移动。当位单元的转变区经过磁头下方时，在线圈两端产生感应电势。,磁通变化的区域,读出信号,4.4.2 读写原理,磁表面存储器特点：1）记录信息可以长期保存，具有非易失性。2）非破坏性读出。3）记录介质可以重复使用4）由于是连续记录，所以基本上是顺序存取方式，不能象RAM那样随机读写。5）由于是连续记录,需要比较复杂的寻址定位系统6）由于在相对运动中进行读写，可靠性较低，需要比较复杂的校验技术。,4.4.3 磁记录编码方式,磁记录方式就是采用某种变换规律，将一串二进制代码序列转换成记录磁层中相应的磁化状态。实际上就是如何按照写入代码序列形成相应的写入电流波形。观念的变化
27、：静态的：两种相反状态表示0/1动态的：变与不变，变化相位不同，变化频率不同一个位单元对应一位代码发展到一串单元对应一串代码序列,4.4.3 磁记录编码方式,（1）不归零-1制（NRZ1）,写1时电流变，写0时电流不变。,0 0 1 1 0 1,转变区少，无自同步能力。,用于早期低速磁带机。,（2）调相制（PE）,0 0 1 1 0 1,写1时电流正跳变，写0时电流负跳变。,转变区多，有自同步能力。,用于常规磁带机。,4.4.3 磁记录编码方式,（3）调频制（FM）,0 0 1 1 0 1,转变区多，有自同步能力。,写1时位单元中间电流变，相邻的0交界处电流变。,转变区少，有自同步能力。,用于
28、磁盘。,（4）改进型调频制（MFM）,0 0 1 1 0 1,可压缩位单元长度：,0 0 1 1 0 1,4.4.3 磁记录编码方式,（5）群码制（GCR）,转换规律见P224 表4-2,转变区少，有自同步能力。,用于数据流磁带机。,基本方法：将4位一组的数据码，整体转换为5位一组 的记录码，在数据码中，连续0的个数不受限制，但在转换后的记录码中，连续0的个数不超过两个；转换后的记录码按NRZ1制写入磁带。,4.4.4 磁表面存储器校验方法,一.海明校验 海明校验实质上是一种多重奇偶校验，即将代码按一定规律组织为若干小组，分组进行奇偶校验，各组的检错信息组成一个指误字，不仅能检测是否出错，而且
29、在只有1位出错的情况下指出是哪1位出错，从而将该位自动变反纠正。设校验码为N位，其中有效信息为k位，校验位为r位，分成r组作奇偶校验，产生r位检错信息。这r位检错信息构成一个指误字，可指出2r种状态，其中一种状态表示无错，剩下的2r 1种状态可指出2r 1位中某位出错。所以 N=k+r=2r 1例：k=4,则N=4+r=2r 1，所以r=3,即4位有效信息加3位校验位。,4.4.4 磁表面存储器校验方法,N=k+r=2 r 1有效信息位数与校验位位数的关系,分组原则 海明码中，位号数（1，2，3，n）中为2的权值的那些位（1（20），2（21），4（22），2r-1)，作为校验位，记作P1，P
30、2，Pr，余下的作为有效信息位。,4.4.4 磁表面存储器校验方法,例：N=11，k=7,r=4的海明码位数为：,X为有效信息，海明码的每一位都被P1，P2，Pr中的一至若干位所校验。,由上述规律可得下表：,规律：第i位由校验位位号之和等于i的那些校验位所校验。,如：第5位，被P1、P3校验，第7位，被P1、P2、P3校验。,4.4.4 磁表面存储器校验方法,4.4.4 磁表面存储器校验方法,从上表，可看到某一位是由哪几个校验位所校验的，反过来，每个校验位，都校验着它后面的一些确定位上的有效信息，包括校验位本身。归纳得下表：每个校验位所校验的位数,4.4.4 磁表面存储器校验方法,例：N=7，
31、k=4,r=3。4位有效信息为A1 A2 A3 A4=1010。解：1）分组，设校验位，偶校验,1 0 1 0,1,1 0 1 1 1 1 0,1,0,0,1,1,G3G2G1=101,P1 P2 A1 P3 A2 A3 A4,G3G2G1=000,G3=G2=G1=,4.4.4 磁表面存储器校验方法,2）编码如下：10110103）查错和纠错 看指误字G3G2G1=？，如果为0，则正确，如果不为0，则其值就是出错的位号。G1=P1 A1 A2 A4 G2=P2 A1 A3 A4 G3=P3 A2 A3 A4,练 习,求1011的海明校验码，采用偶校验。,解：因为k=4，则设r=3，组成7位校
32、验码：,第一组：P1 101,形成偶校验码：P1=0,第二组：P2 111,形成偶校验码：P2=1,第三组：P3 011,形成偶校验码：P3=0,所以最后形成的海明校验码为：0110011,4.4.4 磁表面存储器校验方法,二.循环校验码CRC循环冗余校验码CRC是磁表面存储器、网络通信等串行通信中广泛使用的校验方法。一般是在k位有效信息后拼接r位校验码。校验规则：让校验码能为某一约定代码除尽；如果除得尽，表明代码正确；如果除不尽，余数将指明出错位所在位置。,4.4.4 磁表面存储器校验方法,1.模2运算 模2运算是指以按位模2相加为基础的四则运算，运算时不考虑进位和借位。1）模2加减：即按位
33、加，可用异或逻辑实现。模2加与模2减的结果相同，即 0+0=0，0+1=1，1+0=1，1+1=0。,4.4.4 磁表面存储器校验方法,2）模2乘：按模2加求部分积例：1010 X 101 1010 0000 1010 100010 3）模2除：按模2减求部分余数，每求一位商使部分余数少一位。,4.4.4 磁表面存储器校验方法,上商的原则是：当部分余数的首位为1时，商1；当部分余数的首位为0时，商0；当部分余数的位数小于除数的位数时，该余数即为最后余数。,4.4.4 磁表面存储器校验方法,2.编码 将有效信息视为数字，用多项式描述，定义有效信息为 M（x），约定的除数为G（x），用来产生余数，
34、G（x）又叫生成多项式，余数为R（x），就是校验位。如：有效信息 1011 M（x）=x3+x+11）将M（x）左移r位，变成M（x）.xr，右边空出r位，以便拼接r位校验信息。即：信息码：k位 左移r位：k位 r位,4.4.4 磁表面存储器校验方法,2）用r+1位的生成多项式G（x）对M（x）.Xr 作模2除，得到商Q（x）和余数R（x）。所以M（x）.Xr=Q（x）.G（x）+R（x）3）上式即：M（x）.Xr-R（x）=Q（x）.G（x）M（x）.Xr+R（x）=Q（x）.G（x）/模2时加和减效果一样。因为 M（x）.Xr 的后 r位 是0，所以上式就是将M（x）左移r位后与 R（x）
35、相拼接，从而形成循环冗余校验码。4）在实际应用中，通常把R(x)称为校验码，记CRC,4.4.4 磁表面存储器校验方法,例：将4位有效信息1100编成循环冗余校验码，生成多项式为1011。解：M（x）=x3+x2 即：1100，M（x）.xr=x6+x5 即：1100000(r=3)G（x）=x3+x+1 即：1011所以：,M（x）.Xr_=G（x）,1100000_ 1011,010=1110+_ 1011,M（x）.Xr+R（x）=1100000+010=1100 010即：循环冗余校验码为1100 010,4.4.4 磁表面存储器校验方法,出错模式表G（x）=1011,4.4.4 磁表面存储器校验方法,特点：1、余数不为0，表示有错，其值与出错位序号一一对应。2、余数继续除下去，将按上表循环。逻辑实现简单。3、生成多项式要特别选取。,练 习,求1101的CRC(循环冗余校验码)，生成多项式G(x)=1011。,解：M（X）=x3+x2+1 即：1101,M（X）Xr=x6+x5+x3，即：1101000（r=3）,G（X）=x3+x+1 即：1011,=,M（X）Xr+R（X）=1101000+001=1101001,所以循环冗余校验码为：1101001,
