《微机接口技术课本答案(2).ppt》由会员分享，可在线阅读，更多相关《微机接口技术课本答案(2).ppt（114页珍藏版）》请在三一办公上搜索。
1、2023年2月25日,1,微型计算机及其接口技术习题解答,第1章 微型计算机概论第2章 80X86微处理器第3章 存储器及其接口第4章 输入输出与中断第5章 并行接口第6章 定时器/计数器电路第7章 串行接口第8章 模拟接口第9章 人机接口第10章 微机系统实用接口知识,2023年2月25日,习题解答,2/80,第1章 微型计算机概论,1解释题：(1)微处理器 解：指由一片或几片大规模集成电路组成的中央处理器。(2)微型计算机 解：指以微处理器为基础，配以内存储器以及输入输出接口电路和相应的辅助电路构成的裸机。(3)微型计算机系统 解：指由微处理器配以相应的外围设备及其它专用电路、电源、面板、
2、机架以及足够的软件而构成的系统。(4)单片机 解：把构成一个微型计算机的一些功能部件集成在一块芯片之中的计算机。(5)单板机：解：把微处理器、RAM、ROM以及一些接口电路，加上相应的外设(如键盘、7段显示器等)以及监控程序固件等安装在一块印刷电路板上所构成的计算机系统。,2023年2月25日,习题解答,3/80,2请简述微机系统中三种总线的区别及联系。,解：对个具有一定规模的微型计算机系统而言，有三类总线，一种是微型计算机中CPU芯片与内存储器和IO接口电路之间信息传输的公共通路，这是片总线；一种是构成 微型计算机系统的各模块之间信息传输的公共通路，这是内总线又称系统总线、微机总线和板级总线
3、；第三种是一个微型计算机系统同另一个微型计算机系统之间，或者一个微型计 算机系统同仪器、仪表之间信息传输的公共通路，这是外总线，又称通信总线。通常内总线 是芯片总线经缓冲后映射而得。,2023年2月25日,习题解答,4/80,第2章 80X86微处理器,1解释题：(1)执行部件EU 解：8086微处理器内部的一个功能部件，由通用寄存器、标志寄存器、运算器和EU 控制系统等组成，负责全部指令的执行，向BIU提供数据和所需访问的内容和IO端口的 地址，并对通用寄存器、标志寄存器和指令操作数进行管理。(2)总线接口部件BIU 解：8086微处理器内部的另一个功能部件，由段寄存器、指令指针、地址形成逻
4、辑、总线控制逻辑和指令队列等组成，BIU同外部总线连接为EU完成所有的总线操作，并计算形成20位的内存物理地址：,2023年2月25日,习题解答,5/80,(3)最小方式 解：8086微处理器的种工作方式，在该方式下，由8086提供系统所需要的全部控制 信号，用以构成一个单处理器系统。此时MNMX*线接VCC(高电平)。(4)最大方式 解：8086微处理器的另一种工作方式，在该方式下，系统的总线控制信号由专用的总 线控制器8288提供，构成一个多处理机或协处理机系统。此时MNMX*线接地。(5)指令周期 解：执行一条指令所需要的时间称为指令周期包括取指令、译码和执行等操作所需的 时间。,202
5、3年2月25日,习题解答,6/80,(6)总线周期 解：CPU通过总线操作完成同内存储器或I/O接口之间一次数据传送所需要的叫间。(7)时钟周期 解：CPUJ时钟脉冲的重复周期称为时钟周期，时钟周期是CPU的时间基准(8)等待周期 解：在CPU对内存或外设接口进行读写操作时，当被选中进行数据读写的内存或外设 接口无法在3个T(时钟周期)内完成数据读写时，就由该内存或外设接口发出一个请求延 长总线周期的信号，CPU在接收到该请求情号后，就在T3与T4之间插入个时钟周期 一称为等待周期Tw，在Tw期间，总线信号保持不变。,2023年2月25日,习题解答,7/80,(9)指令的寻址方式 解：所谓指令
6、的寻址方式是指“指令中操作数的表示形式”，操作数用一个数据直接给出的称为“立即寻址”，例如MOV AL,80H中的80H。操作数是一个寄存器的符号，例如上条指令中的AL，称为寄存器寻址。操作数是一个内存地址，则称为“存储器寻址”，存储器寻址中，根据内存地址给出的方式又分为直接寻址、寄存器间接寻址、基址 寻址和变址寻址等。(10)MMX 解：MMXMulti Media Extension，多媒体扩展。这是为提高PC机处理多媒体信息和增强通信能力而推出的新一代处理器技术，通过增加4种新的数据类型，8个64位寄存 器和57条新指令来实现的。,2023年2月25日,习题解答,8/80,(11)SEC
7、 解：SECSingle Edge Contact，单边接触。这是Pmntiium II微处理器所采用的新的封 装技术。先将芯片固定在基板上，然后用塑料和金属将其完全封装起来，形成一个SEC插 盒封装的处理器，这一SEC插盒通过Slot1插槽同主板相连。(12)SSE 解：SSEStreaming SIMD Extensions，数据流单指令多数据扩展技术。采用SSE技 术的指令集称为SSE指令集，Pentium III微处理器增加了70条SSE指令，使Pentium III微处理器在音频、视频和3D图形领域的处理能力大为增强。,2023年2月25日,习题解答,9/80,(13)乱序执行 解：
8、指不完全按程序规定的指令顺序依次执行，它同推测执行结合，使指令流能最有效 地利用内部资源。这是Pentium Pro微处理器为进一步提高性能而采用的新技术。(14)推测执行 解：是指遇到转移指令时，不等结果出来便先推测可能往哪里转移而提前执行。由于推测不一定全对，带有一定的风险，又称为“风险执行”。,2023年2月25日,习题解答,10/80,2.简述8086中逻辑地址与物理地址的关系。,解；逻辑地址是允许在程序中编排的地址，8086的逻辑地址有段基值和段内偏移量两 部分。段基值存放在对应的段寄存器中，段内偏移量由指令给出。物理地址是信息在存储器 中实际存放的地址。在8086系统中，物理地址形
9、成过程为：将段寄存器中存放的段基值(16位)左移4次再加偏移量，得20位的物理地址。,2023年2月25日,习题解答,11/80,3简述80386中逻辑地址、线性地址与物理地址的关系。,解：80386系统中有3种存储器地址空间逻辑地址、线性地址和物理地址。80386芯片内的分段部件将逻辑地址空间转换为32位的线性地址空间，80386芯片内的 分页部件将线性地址空间转换为物理地址空间。若不允许分页部件操作，则经分段部件操作 后即为物理地址。,2023年2月25日,习题解答,12/80,4说明标志位中溢出位与进位位的区别。,解：进位位CF是指两个操作数在进行算术运算后，最高位(8位操作为D7位，1
10、6位操作为D15位)是否出现进位或借位的情况，有进位或借位，CF置“1”，否则置“0”。溢出位OF是反映带符号数(以二进制补码表示)运算结果是否超过机器所能表示的数值范围酌情况。对8值运算，数值范围为-128+127，对16位运算，数值范围为-32768+32767。若超过上述范围，称为“溢出”，OF置“1”。溢出和进位是两个不同的概念，某些运算结果，有“溢出”不一定有“进位”，反之，有“进位”也不一定有“溢出”。,2023年2月25日,习题解答,13/80,5说明8086中段寄存器的作用。,解：8086微处理器中的16位寄存器，用来存放对应的存储段的段基值段起始地址的高16 位。通过段寄存器
11、值和指令中给出的16位段内偏移量可得出存储器操作数的物理地址(20位)。,2023年2月25日,习题解答,14/80,6写出寄存器AX、BX、CX、DX、SI和DI的隐含用法。,解：上述通用寄存器的隐合用法如下：AX在字乘/字除指令中用作累加器；在字I/O操作时作为数据寄存器。BX间接寻址时，作为地址寄存器和基址寄存器；在XLAT指令中用作基址寄存器；CX串操作时的循环次数计数器；循环操作时的循环次数计数器；DX字乘/字除指令中用作辅助寄存器；IO指令间接寻址时作端口地址寄存器；SI间接寻址时，作为地址寄存器和变址寄存器；串操作时的源变址寄存器；DI间接寻址时，作为地址寄存器和变址寄存器；串操
12、作时的目的变址寄存器。,2023年2月25日,习题解答,15/80,7执行如下令后，标志寄存器中各状态位之值。,(1)MOV AX,34C5H ADD AX,546AH(2)MOV AX,E453H ADD AX,C572H,2023年2月25日,习题解答,16/80,8.有一双字87654321H在内存中的地址为30101H，画出其在8086系统的内存中存放的情况。,解：在8086系统中，双字在内存中占连续4个字节，其中低位字节存于低地址，字节存于高地址。如图示。图29,2023年2月25日,习题解答,17/80,9.说明8086引脚信号AD0AD15双重总线的特点。,解：AD0AD15这1
13、6条总线传送32个信号，A0A15，D0D15，在一个读写总线周期的4个T周期中，T1时刻传送地址信号A0A15，T2以后传送数据信号D0D15。可见这16条双重总线的特点是分时复用。,2023年2月25日,习题解答,18/80,10根据8086存储器读写时序图，回答如下问题：(1)地址信号在哪段时间内有效?(2)读操作与写操作的区别?(3)存储器读写时序同I/O读写时序的区别?(4)什么情况下需要插入等待周期TW?,解：时序图见2.1节的图2-1和2-2。(1)在T1周期，双重总线AD0AD15，A16/S3A19/S6上输出要访问的内存单元的地 址信号A0A19。,2023年2月25日,习
14、题解答,19/80,(2)读操作与写操作的主要区别为：DT/R*控制信号在读周期中为低电平，在写周期中为高电平；在读周期中，RD*控制信号在T2T3周期为低电平(有效电平)；在写周期中WR*控 制信号在T2T3周期为低电平(有效电平)，而在读周期WR*信号始终为高电平(无效电 平)，在写周期RD*信号始终为高电平(无效电平)。在读周期中，数据信息一般出现在T2周期以后，双重总线AD0AD15上的地址信息有效和数据信息有效之间有一段高阻态，因为AD0AD15上的数据必须在存储芯片(或IO 接口)的存取时间后才能山现。而在写周期中，数据信息在双重总线上是紧跟在地址总线有 效之后立即由CPU送上，两
15、者之间无一段高阻态。,2023年2月25日,习题解答,20/80,(3)存储器操作同IO操作的区别是：在存储器操作周期中，控制信号M/IO*始终为高电平；而在IO操作周期中，M/IO*始终为低电平。(4)在读周期中，如果在T3周期内，被访问的内存单元或IO端口还不能把数据送上数据总线，则必须在T3之后插入等待周期Tw，这时RD*控制信号仍为有效低电平。在写周期中，如果在T3周期内，被访问的内存单元或IO端口还不能把数据总线上的 数据取走，则必须在T3之后插入等待周期Tw，这时WR*控制信号仍为有效低电平。,2023年2月25日,习题解答,21/80,11扼要说明80286同8086的主要区别。
16、,解：(1)8086只有20条地址线，可直接寻址的内存空间为220=1MB；而80286有24 条地址线，可直接寻址的内存空间为22416MB。(2)8086只有实地址方式，支持单任务、单用户系统；80286有实地址方式(实方式)和保护方式(保护虚地址方式)两种，片内集成有存储管理和保护机构，支持任务中的程序 和数据的保密，能可靠地支持多用户和多任务系统。(3)在保护方式下，存储器的分段部件把整 个存储空间分成可变长度的各段，段的长度64KB。每个任务的虚拟存储空间最大由16K 个64KB的段组成，即1024MB1GB，该虚地址空间被映射到最大容量为16MB的物理存 储器中。(4)在保护方式下
17、，80286采用“描述子”和“选择子”的数据结构来实现内存单元的 寻址。,2023年2月25日,习题解答,22/80,12扼要说明80386同80286的主要区别。,解：(1)80286是16位微处理器，有24条地址线，可直接寻址的内存空间为224 16MB，而80386是32位微处理器，有32条数据线，32条地址线，可直接寻址的内存空间 为2324GB。(2)80286是16位微处理器，它的寄存器结构基本上同8086，也是16位的；而80386 是32位微处理器，其寄存器结构除段寄存器外都是32位寄存器，分别在16位寄存器的助 记符前加上E，即EAX、EBX、ECX、EDX、ESP、EBP、
18、ESI、EDI、EIP以及EFLAG。另外再增加了两个16位段寄存器FS和GS。此 外，80386还有系统地址寄存器、控制寄存器、测试寄存器和调试寄存器：(3)80386有三种存储器地址空间逻辑地址、线性地址和物理地址。80386的分段 部件将逻辑地址转换为32位的线性地址；80386的分页部件将线性地址转换为物理地址。(4)80286有两种工作方式实方式和保护方式；80386有三种工作方式实方式、保护方式和虚拟8086方式。,2023年2月25日,习题解答,23/80,13扼要说明80486同80386的主要区别。,解：80486同80386的主要区别是：(1)芯片内集成有一个指令和数据共用
19、的8KB的4路组相连的高速缓冲存储器(Cache)，由于访问片内Cache的速度远高于访问内存的速度，从而提高了系统的性能；(2)芯片内集成含数学协处理器(FPU)一性能增强的80387，FPU同CPU之间，以及Cache与CPU之间采用64位数据传输，大大加快了处理器的运行速度；(3)在x86系列芯片中首次采用了RISC技术降低了执行每条指令所需的时钟数可 达到1.2条指令/时钟周期；(4)采用一种称为猝发式总线的总线技术，使CPU与内存在进行成组传送时实现高速 数据交换。,2023年2月25日,习题解答,24/80,14扼要说明Pentium同Pentium Pro的主要区别。,解：Pen
20、tium处理器是Intel公司开发的融CISC(Complex Instruction Set Computer，复 杂指令系统计算机)技术与RISC技术为一体的微处理器，称为CRIP(CISC-ROSC Processor)，其主要特点是:(1)片内集成有三个指令处理部件：RISC体系结构的整数处理部件，采用超标量技 术，设计了两条流水线(U流水线和V流水线)，使Pentium在一个时钟周期内可以并行执行两条整数型指令；CISC结构的同80386兼容的处理部件，采用微码处理指令技术，负 责处理不能在一个时钟周期内完成的复杂指令；浮点处理部件，采用8级流水的超流水线 技术，使每个时钟周期能完成
21、一个(或两个)浮点操作；(2)片内集成了两个独立的8KB指令Cache和8KB数据Cache，增加了缓存的带宽，减少了缓存的冲突：(3)采用分支预测技术，提高了流水线执行的效率；(4)同80386、80486保持兼容；(5)采用64位外部数据总线，使CPU同内存的数据传输速度可达528MB/s。,2023年2月25日,习题解答,25/80,Pentium，Pentium Pro的主要区别是：(1)一个封装内安装两个芯片，一个是CPU内核，包括两个8KB的L1 Cache，另一个 是256KB的L2 Cache。这一L2 Cache由全速总线同CPU内核相连，提高了程序的运行速 度；(2)把CI
22、SC结构的指令分解为若干像RISC指令那样的微操作，能在流水线上并行地 执行，这样既保持了同以前的x86微处理器的兼容性，又提高了指令的运行速度；(3)采用乱序执行和推测执行技术，使指令流能最有效地利用内部资源；(4)采用超级流水线和超标量技术。具有3种超标量结构和14级超级流水线结构，大大提高了处理器的并行处理能力。,2023年2月25日,习题解答,26/80,l 5扼要说明Pentium MMX的特点。,解：Pentium MMX处理器是具有多媒体扩展功能的奔腾芯片，MMX即多媒体扩展，是为提高PC机处理多媒体和通信能力而推出的新技术。Pentium MMX的主要特点是：(1)引入了4种新
23、的数据类型和8个64位寄存器，使一条指令就能并行执行8个8位 数据，4个16位数据或2个32位数据的运算；(2)采用饱和运算，把溢出值作为定值处理。结果大于最大值时当作最大值，结果小于 最小值时当作最小值，无需进行溢出处理；(3)具有积和运算能力，MMX微处理器的PMADDWD指令(紧缩字相乘并加结果)即“积和运算”，可大大提高向量运算和矩阵运算的速度，在音频和视频图像的压缩和解压缩中经常用到。,2023年2月25日,习题解答,27/80,16扼要说明Pentium II同Pentium III的特点。,解：Pentium II处理器把多媒体扩展技术(MMX技术)融合入Pentium Pro芯
24、片之中，使Pentium II微处理器既保持了Pentium Pro原有的强大的处理功能，又增强了PC机在三维 图形、图像和多媒体方面的可视化计算功能相交互功能。Pentium II的主要特点为：(1)采用了一系列多媒体扩展技术，包括：单指令多数据流技术，使一条指令能完成 多重数据的工作，减少了芯片在视频、声音、图像和动画中计算密集的循环；为针对多媒 体操作中经常出现的大量并行、重复运算，增加了57条指令，以更有效地处理声音，图像 和视频数据；(2)动态执行技术，这是为更有效地处理多重数据，提升软件速度而采用的新技术，由三种技巧组成：多分支跳转预测；数据流分析：推测执行。,2023年2月25日
25、,习题解答,28/80,(3)双重独立总线结构。由两条总线组成双重独立总线体系结构，一条是二级Cache总 线，另一条是处理器至主存储器的系统总线，使Pentium II处理器的数据吞吐能力是单一总 线结构处理器的2倍，而且二级Cache的运行速度也比Pentium处理器高2倍；(4)采用新的封装技术SEC，同主板连接采用Slot1.Pentium III处理器的基本结构同Pentium II处理器，采用Pentium Pro的微结构，具有数 据Cache与指令Cache分开的L1 Cache共32KB，以及512KB的L2 Cache，最主要的特点是 增加了70条SSE指令集(SSEStre
26、aming SIMD Extrnsion)，又称“MMX2指令集”(第 二代多媒体扩展指令集)。内部增加了8个新的128位单精度寄存器(432位)，能同时处 理4个单精度浮点变量，可达20亿次/秒的浮点运算速度。,2023年2月25日,习题解答,29/80,第3章 存储器及其接口,1解释题：(1)存储器芯片的存储容量 解：指存储器芯片可以容纳的二进制信息量，以存储器地址寄存器的编址数与存储字位 数的乘积表示，例如6116芯片的存储器芯片的存储容量为2K 8位，表示其地址线为12 条，存储字位数为8位。(2)存储器芯片的存取时间 解：定义为从启动一次存储器操作，到完成该操作所需要的时间。(3)“
27、对准好”的字 解：在8086系统中要访问的16值字的低8位字节存放在偶存储体中，称为“对准好”的字，对于对准好的字，8086 CPU只要一个总线周期就能完成对该字的访问：,2023年2月25日,习题解答,30/80,(4)奇偶分体 解：8086系统中1M字节的存储器地址空间实际上分成两个512K字节的存储体“偶存储体”和“奇存储体”，偶存储体同8086的低8位数据总线D0D7相连，奇存储体同 8086的高8位数据线D8D15相连，地址总线的A1A19同两个存储体中的地址线A0A18 相连，最低位地址线A0和“总线高允许”BHE*用来分别选择偶存储体和奇存储体。这种连 接方法称为“奇偶分体”。,
28、2023年2月25日,习题解答,31/80,2写出下列容量的RAM芯片片内的地址线和数据线的条数。,解：(1)4K 8位：地址线12条，数据线8条；(2)512K4位：地址线19条，数据线4条；(3)1M 1位：地址线20条，数据线1条；(4)2K 8位：地址线11条，数据线8条。,2023年2月25日,习题解答,32/80,3试说明6116芯片各引脚的功能。,解：6116是一种20488位的静态RAM芯片，有11条地址线，用来接受CPU送来的 地址信号，以选中CPU要访问的存储单元。6116有8条数据线，用于存储单元数据的读出 与写入。控制信号线有3条片选信号CE*用来选中所要访问的存储器芯
29、片，CE*引脚通常 同地址译码器的输出相连，而该地址译码器的输入即CPU要读写的内存单元的高位地址线。例如，CPU的地址线为20位，而内存芯片的地址线为11位，则地址译码器的输入可以是 高9位地址线(A19A11)；写允许信号WE*和输出允许信号OE*，这两个信号是对存储芯片 的写和读的控制信号，通常同CPU的WR*和RD*引脚相连。,2023年2月25日,习题解答,33/80,4试说明2164芯片各引脚的功能。,解：2164是一种64K1位的动态RAM芯片，有8条地址线，可接受16位地址信号，因此 必须采用地址多路器，使16位地址信号分成8位行地址和8位列地址分时送入2164的地址线。数据线
30、有2条，即DIN(输入数据)和DOUT(输出数据)，用来写入或读出一位数据信息。还有三 条控制信号线：RAS*行地址选通信号。用来锁定8位行地址；CAS*列地址选通信号，用 来锁定8位列地址；WRITE*读写控制信号，用来控制对2164芯片的读与写。,2023年2月25日,习题解答,34/80,5试说明2732芯片各引脚的功能。,解：2732是一种4K8位的可擦除可编程序只读存储器芯片。有12条地址线，可接受 来自CPU的12位地址信号，以选中CPU要访问的存储单元。2732有8条数据线，用于存 储单元数据的读出与写入(在编程工作时)，有两条控制信号线：芯片允许线CE*用来选择 该芯片，使其工
31、作，输出允许线OE*用来把输出数据送上数据线，只有当这两条控制线同时 有效时，才能从输出端得到读出的数据，此为读出时的条件；在编程工作时，要求OE*线连 接编程电源VPP21V，CE*接一个50ms低电平有效的TTL编程脉冲，每加一个这样的负 脉冲，控制向一个地址写入个8位的数据。,2023年2月25日,习题解答,35/80,6用下列芯片构成存储系统，各需要多少个RAM芯片?需要多少位地址作为片外地址译码?设系统为20位地址线，采用全译码方式。,解：(1)5124位RAM构成16KB的存储系统：需要16KB512464片；片外地址译码需11位地址线。(2)10241位RAM构成128KB的存储
32、系统：需要128KBlK 81024片；片外地址译码需10位地址线；(3)2K 4位RAM构成64KB的存储系统：需要64KB/2K 264片；片外地址译码需9位地址线。(4)64Kl位RAM构成256KB的存储系统：需要256KB64K8位32片，片外地址译码需4位地址线。,2023年2月25日,习题解答,36/80,7图习31为一存储器同8086的连接图，试计算该存储器的地址范围，并说明该电路的特点。,解:(1)电路分析：译码器的控制端G1接M/IO*，当CPU执行存储器操作时，MIO“H”，满足G1有效的条件。G2A*同“与门1”的输出端相连，与门1的输入为RD*和WR*、当RD*为有效
33、低电平或WR*为有效低电平时，G2A*有效(低电平)，也就是说无论是“读 或“写”都能使G2A*有效。G2B*同“与非门2”的输出端相连，“与非门2”的输入为A17 与A18，只有当A18和A17都为高电平时，G2B*为有效低电平，也就是A18，A17为11时，G2B*才有效。,2023年2月25日,习题解答,37/80,存储器芯片的片选信号CS*同“与门3”的输出端相连。“与门3”的输入同译码器输出Y2*、Y3*相连，当Y2*为低电平，或Y3*为低电平时，CS*为有效低电平，存储器芯 片被选中。Y2*为低电平A18A14为“11010”，Y3*为低电平时A18A14为“11011”，因 此该
34、存储器的地址范围为1101000000000000000011011111111111111111，即68000H6FFFFH。地址范围为32K，但该存储芯片只有14条地址线A0A13，为16KB的容量，因此一个存储单元有两个地址对应，这是由于Y2*同Y3*都可选中该存储芯片，A14为“0”或为“1”，都能选中同一单元，只要A18A151101即可。相当于A14末参加译码，因 此存在地址重叠。另一方面，上述连接中CPU的A19未参加译码，A19为“0”或为1都可。而上面求出的地址范围68000H6FFFFH是A19为0的情况，显然当A19为 1时，只要A18A14为“11011”和“11010
35、”也可选中该存储芯片，此时地址范围为“E8000HEFFFFH”。因此本题的存储器译码中，A19和A14未参加译码，有地址更叠，实质上一个存储单元有4个地址对应。(2)由此可得该存储器的地址范围为：68000H6BFFFH，6C000H6FFFFH或E8000HEFFFFH，EC000HEFFFFH,2023年2月25日,习题解答,38/80,8使用2732、6116和74LS138构成一个存储容量为12KB ROM(00000H 02FFFH)、8KB RAM(03000H04FFFH)的存储系统。系统地址总线为20位、数据总线为8位。,解：(1)译码地址线安排：12KB ROM需采用3片2
36、732，8KB RAM需采用4片6116。2732的容量为4K 8位，有12条地址线，片外译码的地址线为8条，6116的容量为2K 8位，有11条地址线，片 外译码的地址线为9条。采用74LS138译码，每个输出端对应4KB地址范围，对6116，A11 还需进行二次译码。,2023年2月25日,习题解答,39/80,(2)列出地址范围,2023年2月25日,习题解答,40/80,EPROM1EPROM3的CE*分别接74LS148,SRAM的CE*同Y3*，A11经或门后的输出相连，SRAM2的CE*同Y3*，A11经或门后的输出相连，SRAM3的CE*同Y4*，A11经或门后的输出相连，SR
37、AM4的CE*同Y3*，A11*经或门后的输出相连，则可画出如图所示的系统连接图。,2023年2月25日,习题解答,41/80,98086CPU执行MOV 2003H，AX指令，从取指到执行指令最少需要多少时间？设时钟频率为5MHz，该指令的机器码为4个字节，存放在1000H:2000H开始的代码段中。,解：(1)该条指令的机器码为4个字节存放在1000H:2000H开始的4个单元中。取指 令需两个总线周期，第一次取出1000H：20O0H与1000H：2001H两个单元中16位数据；第 二次取出1000H：2002H与1000H：2003H两个单元中的16位数据；接着为执行指令，将AX中16
38、位数传送到DS：2003H与DS：2004H两个存储单元中。因是奇地址字，需两个总线周 期才能完成。这样，从取指到执行共需4个总线周期。(2)在无等待周期的情况下，从取指到执行共需：4 41/5MHz3.2s(一个总线周期 在无等待周期的情况下由4个时钟周期T组成)。,2023年2月25日,习题解答,42/80,10什么是内存条?用内存条有何优点?,解：内存条是一种以小型板卡形式出现的内存储器产品，在一个长条的印刷电路板上安 装有若干存储器芯片，印刷板长边上有30、72或168条引脚，内存条可插在主板上的内存 条插槽中。采用内存条的优点是，安装容易，便于更换和易于增加或扩充内存容量。,2023
39、年2月25日,习题解答,43/80,第4章 输入输出与中断,1解释题：(1)I/O接口：IO接口是把微处理器同外围设备(外设)连接起来实现数据传送的控制电路，又称为外设接口”。各种IO卡都是I/O接口，如“打印卡”、“显卡”和“声”等。(2)IO端口：I/O接口同外设之间传送三种信息一数据信息、控制信息和状态信息，这三种信息实际上是CPU通过接口同外设之间传送的信息，因此，在接口中必须有存放并传送这三种信息的 寄存器。这些可以由CPU用IN和OUT指令来读写的寄存器称为“I/O端口”。(3)周期挪用：周期挪用是指利用CPU不访问存储器的那些周期来实现DMA操作，DMAC可以使用总线而不用通知C
40、PU，也不会妨碍CPU的工作。周期挪用并不减慢CPU的操作，但可能需要复杂的时序电路，而且数据传送过程是不连续的和不规则的。,2023年2月25日,习题解答,44/80,(4)中断向量：所谓中断向量是指中断服务程序的入口地址。入口地址由两部分组成，即中断服务程序第一条指令第一个字节的“段基值”和“偏移量”，是两个16位的逻辑地址，所以将入口地址称为“向量”。(5)正常EOI方式：这是8259A三种中断结束方式中的一种，属于EOI命令方式：EOI命令方式是指当中断服务程序结束之前向8259A发出EOI命令，将正在执行的中断服务寄存器ISR中的对应位清零；正常EOI方式采用普通EOI命令将ISR中
41、所有已置位的位中优先级最高的位清零。它适用于完全嵌套方式的中断结束。(6)自动EOI方式：8259A的三种中断结束方式中的一种。这种EOI方式在第2个INTA*响应信号的后沿(上升沿)时，由8259A自动清除ISR中己置位的中断优先级最高的位，不必在中断服务程序结束前由CPU向8259A发出EOI命令。,2023年2月25日,习题解答,45/80,(7)持殊EOI方式：这也是8259A的三种中断结束方式中的种，也属于EOI命令方式。持殊EOI方 式是采用持殊EOI命令在中断服务程序结束前向8259A发出结束命令，用来清除正在服务 的中断服务寄存器中的相应位(此时正在服务的中断优先级不一定是已置
42、位中的最高位)、特殊EOI命令中带有用于指定ISR中相应位清零的三位编码信息。特殊EOI命令可以作为任何优先级管理方式的中断结束命令。(8)溢出中断：8086内部中断中的一种；当程序中遇到INTO指令，而且当前的溢出标志OF=1时，产生的中断为溢出中断。产生溢出中断时，INTO指令和OF=1两个条件必须同时满足。,2023年2月25日,习题解答,46/80,2请说明外设接口同外设之间的三种信息数据信息、控制信息和状态信息的作用 及传送过程。,解：数据信息是CPU同外设进行输入输出的主要信息，CPU用OUT指令通过“数据 总线”由接口中的“数据端口”向外设输出“数据信息”，用IN指令通过“数据总
43、线”读 入从外设经接口中的“数据端口”送来的“数据信息”。控制信息是CPU用OUT指令通过“数据总线”经接口中的控制端口向外设输出的信息，用来控制外设的启动与停止，选择接口的工作方式以及把数据信息打入外设数据缓 冲器的选通信号。状态信息是CPU用IN指令通过“数据总线”读入的从外设经接口中的“状态端口”输入的信息，该信息反映外设当前所处的工作状态，用来实现CPU与外设之间信息传输 的“同步”。数据信息、控制信息和状态信息都是由CPU的数据总线来传送的。,2023年2月25日,习题解答,47/80,3简述查询式数据传送的工作过程。,解：查询式数据传送又称“异步传送方式”或“条件传送方式”，其工作
44、过程如下：在实现数据传送前必须首先读取外设的当前状态，检查外设是否已经准备好进行数据传 送，如果外设尚未准备就绪(通常由状态信息BUSY(忙)有效或READY(就绪)无效表示)，则CPU继续查询外设状态；如果外设已准备就绪(通常由状态信息BUSY无效或READY有效表示，则CPU可通过数据端口进行输入或输出操作，以实现同外设的数据传送。,2023年2月25日,习题解答,48/80,4.简述中断传送方式的工作过程。,解：采用中断方式传送数据，在硬件方面，在外设与CPU之间必须有一个具有中断控 制逻辑的接口电路，用来实现数据传送的控制，也可以是一般的接口电路(无中断控制逻 辑)加上一个专用的中断控
45、制器(例如8259A可编程中断控制器)，在软件方面，必须编制 一段“中断服务程序”，以完成CPU与外设之间的数据传送。在中断传送方式中，通常在一个主程序中安排好在某一时刻启动某一外设后，CPU继 续执行主程序。此时外设同时进行数据传送的准备工作。当外设完成数据传送的准备时，通过中断控制逻辑向CPU发出中断请求，在CPU可以响应中断的条件下(IF=1，在完成当前指今后)，现行主程序被“中断”，通过中断控制逻辑提供的“中断 类型码”，从“中断向量表”中读入“中断向量”转去执行“中断服务程序”，在中断服务程 序中完成次CPU与外设之间的数据传送，传送完成后仍返回被中断的主程序，从断点处 继续执行，并
46、等待外设的下一次中断请求。,2023年2月25日,习题解答,49/80,5简述DMA控制器的特点及功能。,解：DMA控制器是内存储器同外设之间进行高速数据传送时的硬件控制电路，是一种 实现直接数据传送的专用处理器，它必须能取代在程序控制传送中由CPU和软件所完成的 各项功能；它的主要功能是：(1)MAC同外设之间有一对联络信号线外设的DMA请求信号DREQ以及 DMAC向外设发出的DMA响应信号DACK；(2)DMAC在接收到DREQ后，同CPU之间也有一对联络信号线DMAC向CPU 发出总线请求信号(HOLD或BUSRQ)，CPU在当前总线周期结束后向DMAC发出总线响 应信号(HLDA或B
47、USAK，DMAC接管对总线的控制权，进入DMA操作方式。(3)能发出地址信息，对存储器寻址，并修改地址指针，DMAC内部必须有能自动加1或减1的地址寄存器。,2023年2月25日,习题解答,50/80,(4)能决定传送的字节数，并能判断DMA传送是否结束。DMA内部必须有能自动减1的字计数寄存器，计数结束产生终止计数信号；(5)能发出DMA结束信号，释放总线，使CPU恢复总线控制权；(6)能发出读、写控制信号，包括存储器访问信号和IO访问信号。DMAC内部必须 有时序和读写控制逻辑。,2023年2月25日,习题解答,51/80,6图习4-l为一LED接口电路，写出使8个LED管自上至下依次发
48、亮2秒的程序，并说明该接口属于何种输入输出控制方式?为什么?,解：控制程序为：MOV AL，7FH LOP：0UT 10H,AL；调用延时2秒子程序 ROR AL，1 JMP LOP 该接口属无条件传送方式，CPU同LED之间无联络信号，LED总是已准备好可以接收来自CPU的信息。,2023年2月25日,习题解答,52/80,7简要说明8086中断的特点。,解：8086的中断系统是一个简单而灵活的中断系统，每个中断都有一个中断类型码供CPU进行识别，并据此从中断向量表中查取中断向量，转向对应的中断服务程序。8086最 多能处理256种不同的中断类型。8086的中断可以由CPU外的硬设备驱动硬件
49、中断(外部中断)，也可由软件中断 指令启动，或内CPU自身启动(在执行指令过程中发生异常现象)软件中断(内部中 断)。,2023年2月25日,习题解答,53/80,8.8086内部中断的特点是什么？,解：内部中断(软件中断)的特点是：(1)中断类型码或者由指令给出或者是预先规定的：(2)不执行INTA*(中断应答)总线周期；(3)除单步中断外，任何内部中断都无法禁止；(4)除单步中断外，任何内部中断的优先级都比外部中断高。,2023年2月25日,习题解答,54/80,9简要说明8259A中断控制器中IRR、ISR和IMR三个寄存器的功能。,解：中断请求寄存器IRR用来存放从外设来的中断请求信号
50、IR0IR7。中断服务寄存器ISR用来记忆正在处理的中断级别；中断屏蔽寄存器IMR用来存放CPU送来的屏蔽信号，IMR中的某一位或某几位为“1”时，对应的中断请求被屏蔽。,2023年2月25日,习题解答,55/80,10教材中图4.5的查询方式数据采集系统中，若ADC的READY信号出02H端口D7 输出到CPU数据总线，由04H端口输出D5信息控制ADC的启动(“1”为启动)，程序应 作哪些改变？,解：只需改动两处：(1)第4条指令AND AL，0EFH改为 AND AL，ODFH(2)第10条指令SHR AL，1改为 SHL AL，1。,2023年2月25日,习题解答,56/80,第5章
