《设计并实现LED控制电路实验报告(1).ppt》由会员分享，可在线阅读，更多相关《设计并实现LED控制电路实验报告(1).ppt（25页珍藏版）》请在三一办公上搜索。
1、设计并实现LED控制电路实验,实验目的实验设备实验原理实验内容,设计并实现LED控制电路实验,实验目的掌握Altera ACEX1K的开发流程掌握硬件描述语言（VHDL）程序的基本结构与设计方法掌握LED控制电路工作原理,设计并实现LED控制电路实验,实验设备硬件：PC机、博创PXA270-DVP实验箱、博创FPGA扩展板软件：Altera Quartus II、Red Hat Linux、GNU跨平台开发工具链,设计并实现LED控制电路开发实验,实验原理Altera ACEX1K 开发流程硬件描述语言（VHDL）程序的基本结构与设计方法LED控制电路工作原理,数字系统的实现方式,专用集成电路
2、（ASIC）全定制器件从晶体管的版图尺寸、位置及连线开始设计设计复杂，周期长在晶圆上流片，实现成本高,数字系统的实现方式,可编程逻辑器件（PLD）半定制器件，包含各种逻辑资源通过对器件内资源编程连接实现所需功能可反复编程，实现成本低设计周期较短主流PLD器件复杂可编程逻辑器件（CPLD）现场可编程门阵列（FPGA）,数字系统开发流程（基于FPGA/CPLD）,VHDL简介,Very-High-Speed Integrated Circuit Hardware Description Language被IEEE确认为标准硬件描述语言VHDL特点：具有强的行为描述能力，避开具体的器件结构既是硬件电
3、路描述和设计语言，也是一种标准的网表，还是一种仿真语言支持对大规模设计进行分解和对已有设计的再利用可以用EDA工具对VHDL设计进行逻辑综合和优化，并转换成门级网表,VHDL程序基本结构,VHDL程序结构示例,锁存器的设计D是数据输入端口ENA是数据锁存使能控制端口（高电平有效）Q为数据输出端口,VHDL程序结构示例,实体（ENITY）,实体用来描述VHDL设计的外部接口特征，即设计单元的输入输出接口信号或引脚；不同的逻辑功能的设计实体可以拥有相同的实体描述实体是VHDL设计的基本单元，可以是一个门电路、一个芯片、一块电路板乃至一个系统实体语句结构:ENTITY 实体名 IS GENERIC(
4、类属表);PORT(端口表);END ENTITY 实体名;,实体（ENITY）,实体名在实体中定义的实体名是设计实体的名称，在例化中即可以用此名对相应的设计实例进行声明和调用在某些EDA软件中要求VHDL语言的文件名必须与实体名一致GENERIC类属说明语句类属（GENERIC）参量是一种端口界面常数，以一种说明的形式放在实体或块结构体前的说明部分，为说明的环境提供了一种静态信息通道；设计者可以通过类属参量的重新设定而容易的改变一个设计实体或一个元件的内部电路结构和规模GENERIC(常数名:数据类型:设定值;常数名:数据类型:设定值);用类属来动态规定一个实体端口的大小，或设计实体的物理特
5、性，或结构体中的总线宽度，或设计实体中底层中同种元件的例化数量,实体（ENITY）,PORT端口说明端口说明语句是对一个设计实体界面的说明实体端口说明的一般书写格式：PORT(端口名:端口模式:数据类型;端口名:端口模式:数据类型);端口名是设计者为实体的每一个对外通道所取的名字端口模式是指这些通道上的数据流动方式数据类型指端口上流动的数据的表达格式或取值类型;在实用中，端口数据类型主要有两种位（BIT）和位矢量（BIT_VECTOR）,结构体（ARCHITECTURE）,结构体描述设计实体的内部结构和/或外部设计实体端口之间的逻辑关系结构体的组成：对数据类型、常数、信号、子程序和元件等元素的
6、说明；描述实体逻辑行为的功能描述语句，包括并行语句和顺序语句；以元件例化语句为特征的外部元件端口间的连接方式每一个实体可以拥有多个结构体，每个结构体对应着实体不同的结构和算法实现方案；结构体不能单独存在，必须以来于某个实体,结构体（ARCHITECTURE）,结构体的一般语言格式ARCHITECTURE 结构体名 OF 实体名 IS 说明语句BEGIN 功能描述语句END ARCHITECTURE 结构体名；实体名必须是结构体所在的设计实体的名字；结构体名可以由设计者自己选择，但同一个实体的多个结构体不能同名说明语句必须放在关键词ARCHITECTURE和BEGIN之间，结构体必须以END A
7、RCHITECTURE 结构体名结束,结构体（ARCHITECTURE）,结构体说明语句 对功能描述语句中将要用到的信号（SIGNAL）、数据类型（TYPE）、常数（CONSTANT）、元件（COMPONENT）、函数（FUNCTION）和过程（PROCEDURE）等加以说明在该结构体中说明和定义的数据类型、常数、元件、函数和过程只能用于这个结构体功能描述语句结构可以含有块语句、进程语句、信号赋值语句、子程序调用语句、元件例化语句等5种不同类型的以并行方式工作的语句。这5种语句结构本身是并行语句，但它们内部所包含的语句并不一定是并行语句,结构体（ARCHITECTURE）,结构体（ARCHIT
8、ECTURE）,说明语句,功能描述语句结构,块语句（BLOCK）,进程语句（PROCESS）,信号赋值语句,子程调用语句,元件例化语句,由一系列并行语句构成的组合体，功能是将结构体中的并行语句组成一个或多个子模块,定义顺序语句模块，用以将从外部获得的信号值，或内部的运算数据向其它信号进行赋值,将设计褓内的处理结果向定义的信号或界面端口进行赋值,调用过程或函数，并将获得的结果赋值于信号,对其它设计实体作元件调用说明，并将此元件的端口与其它的元件、信号或高层次实体的界面端口进行连接,进程（PROCESS）,PROCESS语句结构包含了一个代表着设计实体中部分逻辑行为的、独立的顺序语句描述的进程。与
9、并行语句的同时执行方式不同，顺序语句可以根据设计者的要求，利用顺序可控的语句，完成逐条执行的功能 一个结构体中可以有多个并行运行的进程结构而每一个进程的内部结构却是由一系列顺序语句来构成VHDL语言中的顺序是指语句按序执行上的顺序性，只是相对于计算机中的软件行为仿真的模拟过程而言的，这个过程与硬件结构中实现的对应的逻辑行为是不相同的PROCESS 结构中既可以有时序逻辑的描述，也可以有组合逻辑的描述；硬件中的组合逻辑具有最典型的并行逻辑功能，而硬件中的时序逻辑也并非都是以顺序方式工作的,进程（PROCESS）,PROCESS 语句格式进程标号:PROCESS(敏感信号参数表)IS进程说明部分B
10、EGIN顺序描述语句END PROCESS 进程标号;当进程中定义的任一敏感信号发生更新时，由顺序语句定义的行为就要重复执行一次，当进程中最后一个语句执行完成后，执行过程将返回到进程的第一个语句，以等待下一次敏感信号变化,进程（PROCESS）,进程（PROCESS）的组成进程由进程说明、敏感信号参数表、顺序描语句三部分组成进程说明部分主要定义一些局部量，可包括：数据类型、常数、变量、属性、子程序等，但不可以定义信号和共享变量敏感信号参数表需列出用于启动本进程可读入的信号名顺序描述语句部分包括：赋值语句（信号赋值、变量赋值）、进程启动语句、子程序调用语句、顺序描述语句和进程跳出语句等,LED控
11、制电路工作原理,LED控制电路工作原理,mclk为FPGA时钟输入，为10MHZLED控制电路的led0-led2引脚输出为低电平时，对应的LED灯点亮；反之则熄灭led0-led2控制寄存器为控制电路内部寄存器，用于存储对应LED灯点亮的时间（时钟周期数）三个LED默认为熄灭状态，当控制寄存器中写入数值后对应LED点亮，同时开始倒计时，计时结束后对应LED熄灭,LED控制电路工作原理,wr，rd，cs为低电平有效wr，cs有效时可以通过address引脚对led0-led2控制寄存器寻址，通过data引脚将数值写入寻址的控制寄存器rd，cs有效时可以通过address引脚对led0-led2控制寄存器寻址，通过data引脚将控制寄存器的当前值读出,实验内容,通过硬件描述语言（VHDL）在Altera ACEX1K上设计LED控制电路,
