《基于LPM的正弦信号发生器的设计报告.doc》由会员分享，可在线阅读，更多相关《基于LPM的正弦信号发生器的设计报告.doc（20页珍藏版）》请在三一办公上搜索。
1、SOPC技术课程实验报告学生姓名：所在班级：指导教师： 记分及评价： 项目满分3分得 分 一、 实验名称实验1：基于LPM的正弦信号发生器的设计二、 任务及要求【任务】在QuartusII平台上，采用查找表的设计方法，利用LPM兆功能模块，完成64点（8位）的正弦信号发生器的设计。正弦信号发生器结构框图如下：【要求】1. 数据存储ROM和地址信号发生器均由LPM模块实现。2. 在Quartus II软件上进行时序仿真。3. 利用Signal Tap II嵌入式逻辑分析仪进行在线测试与分析。（此步需使用实验箱，并且要确保实验箱与电脑处于在线可下载状态）【思考】1. 编写DAC0832数模转换程序
2、，利用示波器观察输出信号波形。2. 如何在此基础上设计方波、三角波等信号发生器？如何实现波形幅度等参数可调？三、 实验程序（原理图）四、 仿真及结果分析如图所示，在外部时钟clk的驱动下，把采样值依次取出来送到输入端，周而复始的循环执行，输出的数据经过8位的D/A转换成模拟信号，就得到了正弦波。改变时钟频率就可以改变正弦波的频率。五、 硬件验证1、 选择模式：2、 引脚锁定情况表：六、 小结本次实验是我们第一次接触FPGA，做完还有许多不清楚的地方SOPC技术课程实验报告学生姓名：所在班级：指导教师： 记分及评价： 项目满分3分得 分 一、 实验名称实验2：基于DSP Builder正弦信号发
3、生器的设计二、 任务及要求【任务】采用DSP Builder系统建模的方法，设计正弦信号发生器，要求采用查找表的方法，完成正弦信号发生器模块的建模、仿真。【要求】：1. 完成模型构建及仿真，得到如下波形图。2. 将模型转换成VHDL硬件描述语言，利用Modelsim软件进行RTL仿真。3. 再在Quartus II软件上进行编译、时序仿真与时序分析。4. 利用Signal Tap II嵌入式逻辑分析仪进行在线测试与分析。（此步需使用实验箱，并且要确保实验箱与电脑处于在线可下载状态）三、 实验程序（原理图）四、 仿真及结果分析五、 小结SOPC技术课程实验报告学生姓名：所在班级：指导教师： 记分
4、及评价： 项目满分3分得 分 一、 实验名称实验3：基于DSP Builder的FIR数字低通滤波器的设计二、 任务及要求【任务】：调用DSP Builder模块，设计FIR低通数字滤波器，完成建模与仿真。直接型FIR滤波器的原理图如下图所示。【要求】：1. 滤波器阶数为8阶，截止频率为100KHz，采用频率为1000KHz。输入信号为频率为100KHz的方波信号。要求从时域和频率分析滤波器的性能。2. 完成模型构建及仿真，得到如下波形图。3. 将模型转换成VHDL硬件描述语言，利用Modelsim软件进行RTL仿真。5. 再在Quartus II软件上进行编译、时序仿真与时序分析。4. 思考
5、如何利用FIR滤波器的线性特性，对滤波器的结构进行优化设计？三、 实验程序（原理图）四、 仿真及结果分析直接型资源使用情况：Flow StatusSuccessful - Wed Sep 25 09:28:50 2013Quartus II Version8.1 Build 163 10/28/2008 SJ Full VersionRevision NamefirTop-level Entity NamefirFamilyStratixMet timing requirementsYesTotal logic elements108 / 10,570 ( 1 % )Total pins13
6、/ 336 ( 4 % )Total virtual pins0Total memory bits0 / 920,448 ( 0 % )DSP block 9-bit elements0 / 48 ( 0 % )Total PLLs0 / 6 ( 0 % )Total DLLs0 / 2 ( 0 % )DeviceEP1S10F484C5Timing ModelsFinal改进型资源使用情况：Flow StatusSuccessful - Wed Sep 25 09:29:11 2013Quartus II Version8.1 Build 163 10/28/2008 SJ Full Ver
7、sionRevision Namefir2Top-level Entity Namefir2FamilyStratixMet timing requirementsYesTotal logic elements84 / 10,570 ( 1; /LED右移动显示 led=1000 0000; else led = led 1;/LED左移动显示/000 0010 IOWR_ALTERA_AVALON_PIO_DATA(PIO_LED_BASE, led);/赋值 i = 0; while (i100000) /延时 i+; return 0;五、 小结SOPC技术课程实验报告学生姓名：所在班级
8、：指导教师： 记分及评价： 项目满分3分得 分 一、 实验名称实验6：基于SOPC技术的数码管显示控制器的设计二、 任务及要求【任务】：定制Nios II嵌入式软核处理器，添加PLL数字锁相环，构建SOPC硬件系统，在此基础上，编写C语言程序使用PIO口控制数码管循环显示“0、1、2、3、E、F”字符，利用Nios II IDE开发平台进行调试。【要求】：1. 使用片内RAM存储器。2. 引脚锁定使用TCL脚本语言。3. 必须在硬件平台上进行测试。4. 思考，如果使用片外flash存储器，设计如何更改？【提示】：Nios II嵌入式软核处理器及其组件如下图所示：软件程序请参考教材P324页。三
9、、 SOPC硬件设计四、 SOPC软件程序设计五、 软硬件调试、测试与分析六、 小结SOPC技术课程实验报告学生姓名：所在班级：指导教师： 记分及评价： 项目满分3分得 分 一、 实验名称实验7：按键控制的数码管显示控制器的设计二、 任务及要求【任务】：定制Nios II嵌入式软核处理器，添加PLL数字锁相环，构建SOPC硬件系统，包括1个按键和1个7段LED数码管接口PIO。在此基础上，编写C语言程序，实现每按一次按键，数码管显示数据加一。连续按按键，数码管将顺序、循环地显示从0到F的字符。利用Nios II IDE开发平台进行调试。【要求】：1. 使用片内RAM存储器。2. 引脚锁定使用T
10、CL脚本语言。3. 必须在硬件平台上进行测试。4. 使用Nios II中断操作。5. 思考，如果使用片外flash存储器，设计如何更改？【提示】：Nios II嵌入式软核处理器及其组件如下图所示：软件程序请参考教材P327页。三、 SOPC硬件设计四、 SOPC软件程序设计五、 软硬件调试、测试与分析六、 小结SOPC技术课程实验报告学生姓名：所在班级：指导教师： 记分及评价： 项目满分10分得 分 综合训练项目：自选“数字电子钟”、“乐曲播放”、“数码相框”、“频谱分析仪”等综合性设计项目，完成程序设计及调试，并在实验箱上进行验证，并撰写科技论文1篇，要求完全按照论文格式要求，至少包含题目、
11、作者姓名、单位、中英文摘要、中英文关键词、引言、国内外研究现状、设计方案、测试及结果分析、结论、参考文献等几个部分，其中参考文献不少于30篇，外文文献不少于10篇，论文字数不少于3000字。格式如下页所示：题目（三号黑体 居中）姓名：（小四 楷体_GB2312，居中）班级：（小四 楷体_GB2312，居中）摘要：（五号 宋体）关键词：（五号 宋体）英文题目(三号，Times New Roman)Abstract: （五号Times New Roman）Key words: （五号 Times New Roman）正文部分（小四 宋体）0 引言1 设计要求2 设计方案3 硬件设计图1 Nios II处理器及其外设（五号 楷体_GB2312，居中）（按顺序编号，示例）4 软件程序设计5 测试与结果分析6 结论参考文献（五号 宋体）（示例）1. 侯建军，郭勇. SOPC技术基础教程M.北京：清华大学出版社，北京交通大学出版社，2008.2.王建校，危建国.SOPC设计基础与实践M.西安：西安电子科技大学出版社，2006.3.彭澄廉.挑战SOC-基于NIOS的SOPC设计与实践M.北京：清华大学出版社，2004.4.王晓迪.SOPC系统设计与实现M.北京：北京航天航空大学出版社，2008.5.周立功. SOPC嵌入式系统基础教程M.北京：北京航空航天大学出版社，2006.
