《2812dsp实验指导书.doc》由会员分享，可在线阅读，更多相关《2812dsp实验指导书.doc（49页珍藏版）》请在三一办公上搜索。
1、实验指导书 数字信号处理E300型教学实验系统Tech_v F2812漆为民、何立言、于军目 录第一章 实验系统介绍31.1 EL-DSP-E300型DSP实验系统介绍31.2 Techv_2812CPU板介绍12第二章 调试软件安装说明352.1 CCS的简介352.2 CCS3.1软件的安装353.3 CCS3.1软件的设置（以F2812为例）42第三章 硬件安装说明463.1 DSP硬件仿真器的安装463.2 DSP硬件仿真器的使用46E300样例实验说明49第四章 常规实验指导51实验一 数据存储实验51实验二 拨码开关实验56实验三 CPU定时器实验59实验四 事件管理器定时器实验6
2、3实验五 外部中断实验67实验六 键盘接口实验(E300)75实验七 A/D实验（CPU）79实验八 A/D（外部）实验84实验九 A/D（外部）实验91实验十 D/A实验96实验十一 A/D（外部）D/A综合实验102实验十二 PWM波形产生实验105实验十三 语音实验109实验十四 LCD实验(E300)122实验十五 串口通讯实验124实验十六 CAN 总线通讯实验128实验十七 DTMF（双音多频）信号的产生和检测133实验十八 USB(从模式)实验144实验十九 USB(hot)实验149第五章 算法实验指导155实验一 快速傅立叶变换（FFT）算法实验155实验二 有限冲击响应滤波
3、器（FIR）算法实验159实验三 无限冲击响应滤波器（IIR）算法实验165实验四 卷积（Convolve）算法实验169实验五 离散余弦变换（DCT）算法实验173实验六 相关(Correlation)算法177实验七 u_LAW算法181第六章 图象处理算法实验188实验一 二维图形生成188实验二 数字图象处理实验192TMS320F281x DSP芯片应用参考资料介绍196E300扩展板上的芯片应用参考资料介绍197第一章 实验系统介绍1.1 EL-DSP-E300型DSP实验系统介绍一、系统概述：EL-DSP-E300型DSP实验系统采用四层板制作工艺，采用模块化设计，电路精简，产品
4、的性价比和系统的稳定性及抗干扰性达到最优。该产品适合DSP原理与应用等课程的实验教学以及相关课题的研究和开发。 二、结构简介：EL-DSP-E300型DSP实验开发系统由DSP CPU板、TFT-LCD单元、键盘输入单元、A/D转换单元、D/A转换单元、USB单元、语音单元、8路开关量输入输出和8个LED数码管显示输出单元、信号扩展单元、波形产生单元、CPLD逻辑单元、及e-lab扩展总线组成。如下图示：图1.1 EL-DSP-E300结构图三、硬件资源： CPU单元：CPU板可以更换, 系统支持Techv全系列的CPU板，包括Techv-6713、 Techv-6701/6201、Techv
5、-5402B(P)、Techv-5409B(P)、Techv-5410B(P)、Techv-5416B(P)、Techv-5509、Techv-2407、Techv-2812等。 键盘单元：4X4键盘，用户可自定义键值，由CPLD软件译码控制。 TFT-LCD单元：本单元的液晶屏采用台湾晶采光电科技股份有限公司的AM-176220JTNQW ，该款彩屏可视面积为2.0英寸，白色LED背光，176 x 220点阵，26万真彩显示；支持8/9/16/18位并行接口设计，驱动芯片一般采用HX8039。本设计采用16位并行接口模式。 A/D转换单元：A/D转换芯片采用ADI公司的AD7887。该芯片是
6、一款高速、低功耗、12位的模数转换器，其供电电压范围为2.7V5.25V。具有125kSPS的吞吐率，转换的信号速率可达2.5MHz。AD7887具有单/双通道两种工作模式和灵活的电源管理模式，并可通过芯片上的控制寄存器进行转换。在缺省的单通道模式中，AD7887还可作只读ADC。采用SPI串行接口与DSP连接。 D/A转换单元：DA转换芯片采用ADI公司的AD7303。该芯片是单极性、双通道、串行、8位DA转换器，操作串行时钟最快可达30M，DA转换时间1.2s。由CPLD软件译码对其关键信号进行控制。 E-lab扩展单元：便于用户扩展和二次开发，支持本公司的e-lab系列扩展模块，该系列模
7、块 包括通用接口模块、人机界面模块、信号变送隔离模块、执行机构模块、通信模块、传感器模块共六大类四十多种模块，完全满足本专科院校学生课程设计和毕业设计的需要。 数字量输入输出单元：8位开关量输入，8位LED灯输出，8位输入二号孔，8位输出二号孔。 语音单元：本单元的芯片采用TLV320AIC23，AIC23是TI推出的一款高性能的立体声音频Codec芯片，内置耳机输出放大器，支持MIC和LINE IN两种输入方式（二选一），且对输入和输出都具有可编程增益调节。可以在8K到96K的频率范围内提供16bit、20bit、24bit和32bit的采样，ADC和DAC的输出信噪比分别可以达到90dB和
8、100dB。 USB单元：USB接口芯片采用南京沁恒公司的CH375。CH375是一个USB总线的通用接口芯片，支持USB-HOST 主机方式和 USB-DEVICE/SLAVE 设备方式。在本地端，CH375具有8位数据总线和读、写、片选控制线以及中断输出，可以方便地挂接到DSP控制器的系统总线上。在USB 主机方式下，CH375还提供了串行通讯方式，通过串行输入、串行输出和中断输出与DSP等相连接。 CPLD逻辑单元：该单元主要完成资源分配、译码工作、键盘扫描。芯片采用XILINX公司的XC95144XL-TQ100。 波形产生单元：利用此单元产生一组方波及正弦波（频率为240Hz250H
9、z），方便用户使用。 信号扩展单元：为方便用户使用，一些关键信号由二号孔引出。 CIO0和CIO1:是通过CPLD译出的双向IO口：即可用作输入，也可用作输出。译码地址是：基地址0006H；此地址可读可写。可运行调试程序CIO对其功能进行测试。四、器件片选地址（CPLD译码）说明：1. 说明：E300上面的器件选择地址由CPU板分配给E300的区选基地址 + ADDR + OFF_ADDR构成。ADDR代表E300上面的A11A10A9地址线OFF_ADDR代表E300上的A2A1地址线CPLD内部片选基地址：CPLD_BASE_ADDR基地址(ADDR = 000)u CPLD内部控制寄存器
10、（只写）：D7-D0 默认值为：11111100CPLD_CTRL_REG(W) : CPLD_BASE_ADDR (OFF_ADDR = 01)D7D6D5D4D3D2D1D07303_CS7303_DIN7303_SCLKAIC23_CSAIC23_CLKAIC23_DINLCD_RSTLED_CTRL11111100u CPLD内部状态寄存器（只读）：CPLD_ST_REG(R): CPLD_BASE_ADDR (OFF_ADDR = 01)D7D6D5D4D3D2D1D0KEY_FLAGLCD_ndefLCD_OUTu KEY地址分配：KEY_DAT_REG(R): CPLD_BASE
11、_ADDR (OFF_ADDR = 10)；KEY中断使用XINT1，低电平有效（要求SW2.2：OFF）；通过读取状态标志位KEY_FLAG可以判断当前键盘的状态；u IO输入/输出部分：244输入地址(R)：基地址(ADDR = 001)，读有效；273输出地址(W)：基地址(ADDR = 001)，写有效；u TFT-LCD部分：LCDCS(R/W) : 基地址(ADDR = 010)；u USB部分：USB_CS(W/R) : 基地址(ADDR = 011)；USBINT中断分配给XINT0，低电平有效（要求SW2.1：OFF）；u ELAB地址空间分配：ECS0：基地址(ADDR =
12、 100)；ECS1：基地址(ADDR = 101)；ECS2：基地址(ADDR = 110)；ECS3：基地址(ADDR = 111)；2.DSP-TMS320F2812CPU板分配给E300的器件选择地址列表如下:DSP-TMS320F2812CPU板+E300底板CPU板分配给E300的区选基地址0x2000E300上的SW4第二位置ON,其余置OFFADDR代表E300上面的A11A10A9地址线FF_ADDR代表E300上的A2A1地址线CPLD_BASE_ADDR基地址(ADDR = 000)器件选择地址公式CPU板分配给E300的区选基地址 + ADDR + OFF_ADDRIO
13、输入/输出部分244输入地址(R):0x2200(读允许)273输出地址(W)：0x2200(写允许)TFT-LCD部分命令地址：0x2400(读写允许)数据地址：0x2401（读写允许）USB部分命令地址：0x2600(读写允许)数据地址：0x2601（读写允许）KEY地址分配0x2004(读允许)CPLD内部控制寄存器0x2002(写允许)CPLD内部状态寄存器（只读）0x2002(读允许)ELAB地址空间分配ECS00x2800ECS1 0x2a00ECS20x2c00ECS30x2e00五、拨码开关介绍：1.下面是SW1-SW7及JP1的介绍(E300)u SW1：外部中断输出到外扩二
14、号孔BINTx的控制拨码开关，有且只能有一位置ON；各位与外部中断对应关系如下表所示：SW1ONOFF1位输出外部中断0到二号孔BINTx禁止外部中断0输出到二号孔BINTx2位输出外部中断1到二号孔BINTx禁止外部中断1输出到二号孔BINTx3位输出外部中断2到二号孔BINTx禁止外部中断2输出到二号孔BINTx4位输出外部中断3到二号孔BINTx禁止外部中断3输出到二号孔BINTxu SW2:控制外部中断的拨码开关（如果SW3.4=OFF）。SW2ONOFF1位保留外部中断0分配给USB中断使用2位保留外部中断1分配给KEY中断使用3位保留外部中断2分配给USB中断使用4位保留外部中断3
15、分配给KEY中断使用u SW2:控制外部中断的拨码开关（如果SW3.4=ON）。SW2ONOFF1位保留外部中断0分配给KEY中断使用2位保留外部中断1分配给USB中断使用3位保留外部中断2分配给KEY中断使用4位保留外部中断3分配给USB中断使用u SW3:CPU选择拨码开关（暂时不用）。SW3ONOFF1位保留 保留 2位保留保留3位保留保留4位见SW2说明见SW2说明u SW4:CPU片选选择拨码开关，14位有且只能有一位置ON。SW4ONOFF1位使用BCS0禁止使用BCS02位使用BCS1禁止使用BCS13位使用BCS2禁止使用BCS24位使用BCS3禁止使用BCS3u SW5:IO
16、单元拨码开关与244的输入连接，当SW7的各位置ON时，拨码开关K1K8与244的各位输入相连，此时IN1IN8二号孔不要接入输入信号；当SW7的各位置OFF时，拨码开关K1K8与244的各位输入断开，此时可通过IN1IN8二号孔输入信号。u SW6:语音单元McBSP1接口控制，置ON时此接口与语音单元相连，置OFF时，与此单元断开。u SW7:AD单元McBSP0接口控制，当全部置ON时，DSP的McBSP0接口与AD单元相连；置OFF时，与此单元断开。u SW8: SW8.1置ON；SW8.2置OFF；u JP1：AD的IN2、Vref选择输入，给出的例子中只使用IN0，JP1短接到Vr
17、ef。2. DSP-TMS320F2812CPU板+E300底板实验时拨码开关的设置表如下:(注意:设置仅于所提供的样例实验)SW1全部置OFFSW2全部置OFFSW3全部置OFFSW4第2位置ON,其余位置OFFSW5全部位置ONSW6全部位置ONSW7全部位置ONSW8SW8.1置ON；SW8.2置OFFJP1JP1短接到Vref六、E_LAB总线接口介绍(E300板上)：通过E_LAB接口,可扩展我公司的E_LAB扩展模块. 扩展接口引脚介绍: 1. J8管脚介绍: 2. J9管脚介绍: 说明: 1. E_LAB管脚中 A:代表地址线；D：代表数据线；R/W：代表读写信号；ECS：代表片
18、选信号 2. E_LAB扩展板在底版上和Techv扩展板共用一个物理空间，同时只能扩展一种扩展板。 E_LAB地址空间分配：ELAB地址空间分配ECS00x2800ECS1 0x2a00ECS20x2c00ECS30x2e00 我公司开发的大量E_LAB接口模块，清单如下：序号扩展模块名称序号扩展模块名称18251/8255扩展208路并行A/D、D/A模块28259/8279扩展21PWM模块3RS232通信模块22USB模块4RS485M通信模块23两相步进电机模块58入8出增益可调模块24温度控制模块6点阵LED25以太网模块7点阵式LCD26直流调压调速电机模块812入12出光耦隔离模
19、块27非接触式IC卡及驱动9继电器应用模块28接触式IC卡108个LED 7段数码管及4*4键盘29CAN总线通信模块11LED/电平输入输出30无线接发模块12V/F、F/V转换模块31CPLD模块13三相步进电机模块32MODEM模块14GPS模块3312位并行A/D、D/A模块15GSM/GPRS模块34热敏电阻、温度开关、数字温度传感器模块16微型打印机应用模块35红外传感模块174位半斜率积分A/D36可燃气体、霍尔电流传感器模块187279键盘控制模块37热电阻、半导体传感器模块197279及串行I/O扩展38热电偶、半导体传感器模块 说明：上述模块种类还在不断的开发，用户也可以根
20、据需要自己定制。1.2 Techv_2812CPU板介绍一、 F2812EVM概况F2812EVM是一个独立的嵌入式应用板卡，用户可以通过它直接验证自己的算法，或在此基础上进行最终产品的集成或开发。板卡上面丰富的资源能够满足大多数应用场合的需求，高容量的存储器能够满足各种应用代码的调试。完全的信号扩展使用户更方便进行二次开发。该产品灵活方便的外部接口，可以作为工业控制特别是电机控制系统的集成的配套产品。选用该板卡可以大大降低系统的研发周期和风险，由于其高的可靠性，为设备生产厂家和最终用户提供了可靠的平台。同时为了简化代码开发，缩短编辑调试时间，提供了方便的接口和大容量的片上RAM存储器。并可以
21、使用C编辑器进行代码的调试。1. F2812EVM主要特点：u 高性能32位定点TMS320F2812数字信号处理器，系统周期为6.67ns的处理速度，运算速度可达到150MIPS。u 16路12bitA/D转换器，内建2个采样保持器，最快的转换速度（S/H+转换）为80ns;u 内部存储器：18KSRAM（包括544字的DRAM），以及内建128K可加密的FLASH，编程电压为3.3Vu 板上零等待128KSRAMu 双路RS-232增强型主机通信接口可实现异步通信u CAN总线接口，可做终端点或其他任意节点u 1个增强型多通道缓寸串口（McBSP）;u 板上30MHZ集成晶振；u 可编程8
22、位拨位开关，4位指示灯u 4个数据、地址、I/O以及控制信号扩展接口，扩展所有DSP的功能引脚；u 板上IEEE1149.1JTAG连接器接口u 9pin串口电缆（板上接口是（“male”）；u 可单电源5V供电，也可通过扩展接口从扩展板2. F2812EVM实型图如下：3. F2812EVM器件分布图如下：4. F2812系统功能框图如下：5. F2812接口说明：标号J1J2J4J6J12JMUP1，2SSW1JTAG1JTAG2含义电源插口扩展接口扩展接口扩展接口扩展接口跳线复位按纽拨码开关选择仿真器接口CPLD仿真器接口二、 F2812EVM操作主要介绍F2812评估板的主要部件及其使
23、用方法。并提供相应的接口信息。F2812EVM主要由以下几个部分组成： 电源接口 复位电路 JTAG接口 用户开关和LED 串行通信接口 CAN总线接口 存储器接口 逻辑译码CPLD变换单元 扩展接口（J2，J4，J6，J12）信息1. 电源接口F2812采用3.3V和1.8V双电源供电。本系统采用数字模拟地分离设计。电压转换电路将输入的5V电压转换为3.3V和1.8V。电压转换芯片采用TI的TPS76D318。电路如下： 评估板的CPU电源与外围电源分开供电，外围3.3V由下面电路提供，转换芯片采用LT1086。电路如下：2. 复位电路如下：3. JTAG接口电路F2812评估板模块支持14
24、pinJTAG的接口，引脚分配如下图所示：4. 用户开关和LED灯 TMS320F2812EVM有8个开关和4个LED灯，这些设备都连接到CPLD上，用户可以通过编程来设定其功能 SW1的设置： 拨码开关位置功能第1位ON不使能内部锁相模块OFF使能内部锁相模块第2位ONMC模式OFFMP模式其他没有设定使用时一般拨到OFF 拨码开关如下： 注意：拨码按下时表示ON，注意实物的箭头指向 LED说明:LDED1外围3.3V电源指示,亮表示外围3.3V电源供电正常LDED2DSP的1.8V电压指示,亮表示1.8V供电正常LDED3DSP的3.3V电压指示,亮表示3.3V供电正常LDED4表示复位状
25、态.亮:不复位;灭:复位LDED5表示是否使用DSP内部的锁相模块.亮表示不使用,灭:使用LDED6DSP的工作模式,亮:MC模式;灭:MP模式LDED7DSP的工作时钟,有时钟信号闪烁,并且闪烁频率随DSP工作时钟的改变而不同注:以上LED(除了LED1LED2LED3)的功能是通过CPLD编程实现的，用户可以编程改变这些灯的功能.5. 串口通信接口F2812DSP在片上有两个异步串行通信接口。通过CPU板上的J10同外部主机或其他设备进行通信，另外一个异步串口引到了J12上。6. CAN总线接口EVM320F2812有一个CAN总线接口提供高速串行通信接口上图为CAN总线接口电路图，板上设
26、计了终端节点信号反射回收电阻R25，默认情况通过短接跳线JUMP1来接入此电阻，因此默认为该模块为终端节点。如果不选用终端节点，则应将JUMP1跳线帽去掉，其中R25为120欧姆。7. 存储器接口 TMS320F2812的存储器分配表如下:注意： 1. 存储器不能任意调整2. 保留区为今后的扩展做准备，用户应用时不应该访问这些区域3. 启动代码和片外扩展空间7 由MP/MC的引脚状态来选择其中之一，不能同时映射到DSPD的地址空间4. 外设寄存器组0、1和2仅仅作为数据存储器访问，不能作为程序存储器访问5. 保护 表示是为了配合流水线的工作在读操作之后的写操作将会被妥善的处理6. 一部分存储器
27、被EALLOW保护后，是不希望在初始化之后再次改变他们的值（请详细参看TMS320F2812数据手册）7. 片外空间0，1，6和7共享相同的片选信号，因此，他们虽然地址不同，但却是相同存储器的镜像（mirrored locations）.相当于TMS320F24x/LF240x数据存储空间块起始地址片内存储空间（on-chip）片外存储空间（XINTF）数据空间程序空间数据空间程序空间0x00 0000M0向量-随机存储器（32*32）（当VMAP=0时有效）保留0x00 0040M0 SRAM(单存取随机存储器) 1K*160x00 0400M1 SRAM(单存取随机存储器) 1K*160x
28、00 0800外设寄存器组 0（2K*16）0x00 0D00外设向量PIE Vector2k*16当（VMAP=1，ENPIE=1时有效） 无效0x00 0E00保留片外空间0（8K*16 XZCS0AND1）0x00 20000x00 2000片外空间1（8K*16 XZCS0AND1）（保护）0x 00 40000x00 6000外设寄存器组1（4K*16）（受保护）保留0x00 7000外设寄存器组1（4K*16）（受保护0x00 8000L0 SARAM（单存取随机存储器）4K*16（安全块）0x00 9000L1 SARAM（单存取随机存储器）4K*16（安全块）0x00 A000
29、保留片外空间2（0.5M*16 XZCS2）片外扩展存储器（256K*16）0x080000片外空间6(0.5M*16XZCS6AND7)0x1 000000x3D 7800OTP ROM(1K*16,)(安全块)保留0x1 800000x3D 7C00保留相当于TMS320F24x/LF240x程序存储空间0x3F 8000H0 SARAM（单存取随机存储器）（8K*16）（安全块）0x3F A000保留0x3F F000启动代码（4K*16）当MP/MC=0时有效片外空间7（16K*16XZCS6AND7）当MP/MC=1时有效0x3FC0000x3F FFC0BROM向量，（32*32）
30、当VMAP=1，MP/MC=0，ENPIE=0时有效外部扩展向量（32*32）VMAP=1，MP/MC=1，ENPIE=0时有效 EWM存储空间分配EVM包含零等待周期的两片64K数据存储器，芯片型号为ISLV6416。提供总共128K的外部存储器。在系统开发工程中，内部的存储器往往要优先使用，这样可以能够很好的提高系统的运行效率。 此外，外部存储器的速度受等待周期的影响。F2812能够内部产生外部接口（XINTF）的等待周期。片外等待周期由片内等待产生寄存器确定。为了能够获得零等待的存储器接口，系统必须正确的配置等待寄存器。可以通过外部的ready信号来产生等待周期外部存储器接口译码通过XC
31、95144XL来完成。 2812的存储器采用统一编址方式，存储器由两种配置方式，其模式配置通过拨码开关SW1的第二位来选择。如果选择ON位置，DSP工作在计算机模式并且启动内部 的BOOT模式，此时可以选择从内部的FLASH运行程序，如果此位置OFF，则内部的FLASH被屏蔽并且XINTF ZONE7空间被使能。如下图所示两种存储器映射空间。 评估板存储映射空间分配如下：起始地址长度描述芯片序号Origin=0F000hlength=01000h片外RAM共64K*/U9Origin=3F000hlength=003FC0h片外RAM共16K-64Byte*/U10Origin=170000h
32、length=00C0000片外RAM共48k*/U10Origin=3FFFC0hlength=000040h复位向量32x32(片外)U98. CPLD逻辑译码电路 I/O地址范围为：0x002000-0x003fff,共8K程序存储器地址范围为：0x170000-0x17bfff(48k)和 0x3fc000-0x3fffff(16k),共64k数据存储器地址范围为：0x0f0000-0x0fffff,共64k9. 扩展接口（J2，J4，J6，J12）信息：A. J2（J3）引脚定义中断、控制逻辑扩展接口B. J4(J5)引脚定义扩展总线接口C. J6（J7）引脚定义AD、事件管理单元、
33、D. J12-SPI、事件管理单元、电机控制引脚线接口l J2，J4，J6，J12引脚具体定义说明如下：注意：下表中“F2812用到的管脚含义”一栏中是TMS320F2812板子中用到的引脚，其他未用到的管脚用“NC”来表示。 “管脚名”是通用扩展总线中的引脚名称，请阅读时请注意区分。l J2定义说明：管脚号管脚名F2812用到的管脚含义IO备注1+12VNC+12V电源2-12VNC-12V电源3GND地地4GND地地5+5V+5V电源+5V电源6+5V+5V电源+5V电源7GND地地8GND地地9+5V+5V电源+5V电源10+5V+5V电源+5V电源11CPU1NCOCPU种类指示信号1
34、2HOLDBHOLDI外部总线保持信号13CPU2NCOCPU种类指示信号14HOLDAHOLDAO总线保持响应信号15CPU3NCOCPU种类指示信号16BUSREQNCO外部总线请求信号17CPU4NCOCPU种类指示信号18CPU5CPU种类指示信号OCPU种类指示信号19+3.3V+3.3V电源+3.3V电源20+3.3V+3.3V电源+3.3V电源21CLKX0SPICLKIOMcBSP0输出位时钟22CLKS0NCIMcBSP0外部输入时钟23FSX0SPISTEIOMcBSP0输出帧时钟24DX0SPISIMOOMcBSP0输出数据25GND地地26GND地地27CLKR0SPI
35、CLKIOMcBSP0输入位时钟28NC空脚空脚29FSR0SPISTEIOMcBSP0输入帧时钟30DR0SPIOMIIMcBSP0输入数据31GND地地32GND地地33CLKX1MCLKXAIOMcBSP1输出位时钟34CLKS1NCIMcBSP1外部输入时钟35FSX1MFSXAIOMcBSP1输出帧时钟36DX1MDXAOMcBSP1输出数据37GND地地38GND地地39CLKR1MCLKRAIOMcBSP1输入位时钟40NCNC空脚41FSR1MFSRAIOMcBSP1输入帧时钟42DR1MDRAIMcBSP1输入数据43GND地地44GND地地45TOUT0TAPWM/TACM
36、PO定时器输出046TINP0NCI定时器输入047NMIEXINT NMII不可屏蔽中断48INT1/EINT5EXINT1I中断49XF/TOUT1BXFOO/定时器1输出50BIO/TINP1BIOIIN/定时器1输入51GND地地52GND地地53INT0/EINT4EXINT0I中断54IACKNCO中断响应信号55NCNC空脚56CS2NCO片选信号257MSCNCO状态完成信号58IAQNCO地址采集信号59RESETEX_ RSO复位信号60DBINT/PDNC子板中断/电源指示61GND地地62GND地地63CNTL1CNTL1O子板控制信号164CNTL0CNTL0O子板控
37、制信号065STAT1STAT1I子板状态信号166STAT0STAT0I子板状态信号067INT2/EINT6EXINT2I中断68INT3/EINT7EXINT2I中断69CS3EXCS3O片选信号370CS1EXCS2O片选信号171DMAC3NCODMA状态信号72DMAC2NCODMA状态信号73DMAC1NCODMA状态信号74DMAC0NCODMA状态信号75DB_DETDB_DETI子板检测信号76GND地地77GND地地78CLKOUTCLKOUTO时钟79GND地地80GND地地l J4引脚定义说明：管脚号管脚名F2812用到的管脚含义IO备注1+5V+5V电源+5V电源2
38、+5V+5V电源+5V电源3A19|XA21NCO地址线4A18|XA20BA18O地址线5A17|XA19BA17O地址线6A16|XA18BA16O地址线7A15|XA17BA15O地址线8A14|XA16BA14O地址线9A13|XA15BA13O地址线10A12|XA14BA12O地址线11GND地地12GND地地13A11|XA13BA11O地址线14A10|XA12BA10O地址线15A09|XA11BA9O地址线16A08|XA10BA8O地址线17A07|XA09BA7O地址线18A06|XA08BA6O地址线19A05|XA07BA5O地址线20A04|XA06BA4O地址线
39、21+5V+5V电源+5V电源22+5V+5V电源+5V电源23A03|XA05BA3O地址线24A02|XA04BA2O地址线25A01|XA03BA1O地址线26A00|XA02BA0O地址线27A21|BE3NCO地址线28A20|BE2NCO地址线29NC|BE1NCO地址线30NC|BE0NCO地址线31GND地地32GND地地33D31NCIO数据线34D30NCIO数据线35D29NCIO数据线36D28NCIO数据线37D27NCIO数据线38D26NCIO数据线39D25NCIO数据线40D24NCIO数据线41+3.3V+3.3V电源+3.3V电源42+3.3V+3.3V电源+3.3V电源43D23NCIO数据线44D22NCIO数据线45D21NCIO数据线46D20NCIO数据线47D19NCIO数据线48D18NCIO数据线49D17NCIO数据线50D16NCIO数据线51GND地地52GND地地53D15BD15IO数据线54D14BD14IO数据线55D13BD13IO数据线56D12BD12IO数据线57D11BD11IO数据线
