《计算机组成原理课后答案(第二版)唐朔飞第八章 CPU的结构和功能.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理课后答案(第二版)唐朔飞第八章 CPU的结构和功能.ppt（28页珍藏版）》请在三一办公上搜索。
1、CPU的结构和功能,第 八 章,2.什么是指令周期？指令周期是否有一个固定值？为什么？解：指令周期是指一条指令从开始取指令直到指令执行完这段时间。由于计算机中各种指令执行所需的时间差异很大，因此为了提高CPU运行效率，即使在同步控制的机器中，不同指令的指令周期长度都是不一致的，也就是说指令周期对于不同的指令来说不是一个固定值。讨论：指令周期长度不一致的根本原因在于设计者，为了提高CPU运行效率而这样安排的，与指令功能不同及指令实际执行时间不同没有什么必然关系。,13,4.设CPU内有下列部件：PC、IR、SP、AC、MAR、MDR和CU，要求：（1）画出完成间接寻址的取数指令LDAX（将主存某
2、地址单元X的内容取至AC中）的数据流（从取指令开始）。（2）画出中断周期的数据流。解：CPU中的数据流向与所采用的数据通路结构直接相关，不同的数据通路中的数据流是不一样的。常用的数据通路结构方式有直接连线、单总线、双总线、三总线等形式，目前大多采用总线结构，直接连线方式仅适用于结构特别简单的机器中。,R/-W,为简单起见，本题采用单总线将题意所给部件连接起来，框图如下：,中断系统,PC,MAR,MDR,SP,AC,Z,CU,IR,M,ALU,单总线（BUS）,微命令序列（1）假设为一重间址，在上述数据通路中，完成间接寻址的取数指令LDAX的数据流如下页：,LDAX指令周期流程图：说 明,送指令
3、地址CU向存储器发读令（读出指令）指向下一指令地址取出指令指令译码,LDA,IR（X）MAR,存储器读（CU(R)M）,MDR BUS AC,MDR BUS MAR,存储器读（CU(R)M）,=1?,Y（间址）,N,说 明形式地址X送MAR间接标志判断，本题为=1CU发读令(读EA)有效地址送MAR CU发读令(读数据)数据放入AC指令末的公操作,直接寻址,（2）中断周期流程图如下：说 明,关中断（0EINT）,SPBUSMAR,SP+1SP,PCBUSMDR,存储器写（CU(-W)M）,A,堆栈栈顶地址送MAR修改堆栈指针断点送内存进栈,A 说 明,SPBUSMAR,SP+1SP,向量地址B
4、USPC,PSWMDR,存储器写（CU(-W)M）,END,栈顶地址送MAR修改栈指针程序状态字送内存进栈转中断服务程序入口中断周期结束,讨论：解这道题有两个要素，首先要根据所给部件设计好数据通路，既确定信息流动的载体。其次选择好描述数据流的方法，无论采用什么样的表达方式，其关键都要能清楚地反映数据在通路上流动的顺序，既强调一个“流”字。较好的表达方式是流程图的形式。,5、中断周期前是什么阶段？中断周期后又是什么阶段？在中断周期CPU应完成什么操作？答：从CPU机器周期的时序层次来看，中断周期前是指令的执行阶段。中断周期后是取指令阶段。在中断周期CPU应完成关中断、保存断点和转中断服务程序入口
5、三个操作。,16.计算机为了管理中断，在硬件上通常有哪些设置？各有何作用？对指令系统有何考虑？解：计算机为了管理中断，在硬件上设有专门处理中断的机构中断系统。它通常包括：中断请求寄存器、中断优先级排队器、向量编码器、中断允许触发器（EINT）、中断标记触发器（INT）、中断屏蔽触发器（寄存器）等。功能如下：中断请求寄存器对中断源发来的一过性中断请求信号进行登记；中断优先级排队器对同时提出的多个中断请求信号进行裁决，选出一个最紧迫的进行响应；,向量编码器向量中断时，用来产生向量地址；中断允许触发器（EINT）CPU中的中断总开关，完成开、关中断状态的设置；中断标记触发器（INT）用来建立中断周期
6、状态。INT=1，表示进入中断周期，即开始执行中断隐指令；中断屏蔽触发器对于可屏蔽的中断源进行开、关中断操作，可视为各中断源的中断分开关；采用程序中断技术时，指令系统中往往有相关指令支持。常见的指令有：开中断、关中断、中断返回等。,17.在中断系统中，INTR、INT、EINT这三个触发器各有何作用？解：INTR中断请求触发器，用来登记中断源发出的随机性中断请求信号，以便为CPU查询中断及中断排队判优线路提供稳定的中断请求信号；EINT中断允许触发器，CPU中的中断总开关。当EINT=1时，表示允许中断（开中断），当EINT=0时，表示禁止中断（关中断）。其状态可由开、关中断等指令设置；INT
7、中断标记触发器，控制器时序系统中周期状态分配电路的一部分，表示中断周期标记。当INT=1时，进入中断周期，执行中断隐指令的操作。,讨论：回答时首先应给出该触发器的中文名称，然后说明其主要作用。当进入中断周期时，INT=1；（INT=1时，进入中断周期）INT与EINT配合使用以实现关中断功能，即INT=1，反相后使EINT=0；（关中断并不是INT的主要功能，进入中断周期后要执行中断隐指令的全部三个功能）INT表示自愿中断，完成系统调用；（尽管INT触发器的英文缩写与INT指令助记符完全相同，但它们一个是硬件设置，一个是软中断指令，其作用完全不同）,INT标记目前是否正在运行中断程序；（INT
8、标记在运行中断程序时已不存在）INT表示处于中断状态中；（INT并不是在整个中断过程中都存在）INT判断中断过程中是否接受其它中断请求，INT=0时，开中断，允许中断嵌套；（INT标记与中断嵌套技术没有任何关系。它不能表示出中断过程中是否接受其它中断请求，INT=0也不表示开中断）EINT判断CPU是否响应中断请求；（CPU根据EINT状态决定是否响应中断请求）,当CPU响应中断时，EINT置1；（当EINT=1时，允许CPU响应中断）EINT确保CPU响应中断后，不受新的中断干扰；（CPU响应中断在先，进入中断周期后才使EINT=0，仅在单重中断时，整个中断过程保持EINT=0，不接受新的中
9、断请求）EINT表示中断隐指令，INT起关中断作用；（把EINT和INT的作用搞反了）INTR=1，判断哪个中断源有请求；（INTR对中断源的请求进行登记，当INTR=1时，表示有请求）,24.现有A、B、C、D四个中断源，其优先级由高向低按ABCD顺序排列。若中断服务程序的执行时间为20s，请根据下图所示时间轴给出的中断源请求中断的时刻，画出CPU执行程序的轨迹。解：CPU执行程序的轨迹图如下：,25.设某机有五个中断源L0、L1、L2、L3、L4，按中断响应的优先次序由高向低排序为L0L1 L2 L3 L4，现要求中断处理次序改为L1L4 L2 L0 L3，根据下面的格式，写出各中断源的屏
10、蔽字。解：各中断源屏蔽状态见下表：,表中：设屏蔽位=1表示屏蔽，屏蔽位=0表示中断开放。为了使所有中断都能得到及时响应，现行程序的中断屏蔽字一般设为全开放（全0）状态。讨论：按照修改过的优先次序，当五个中断请求信号同时到来时，CPU中断处理过程如下图：图中括号内为各程序的屏蔽码。注意：中断屏蔽码的判优作用体现在对低级中断请求的屏蔽上，对于多个同时到来的高级中断请求信号之间则只有开放作用，没有判优作用。此时还需依赖硬件排队线路完成进一步的判优。,现行程序（00000）,中断处理过程示意图（画法二：时空图表示）,26.设某机配有A、B、C三台设备，其优先级按ABC降序排列，为改变中断处理次序，它们
11、的中断屏蔽字设置如下：设备 屏蔽字 A 1 1 1 B 0 1 0 C 0 1 1 请按下图所示时间轴给出的设备请求中断的时刻，画出CPU执行程序的轨迹。设A、B、C中断服务程序的执行时间均为20s。,解：CPU执行程序的轨迹图如下：,主要注意问题：1）轨迹的连续性；2）程序的转出、返回轨迹及时刻；3）现行程序在坐标系中的位置。,讨论：当从B中断转到C中断时，不返回现行程序，下述程序运行轨迹是错误的：,27.设某机有3个中断源，其优先级按123降序排列。假设中断处理时间均为，在下图所示的时间内共发生5次中断请求，图中表示1级中断源发出中断请求信号，其余类推，画出CPU执行程序的轨迹。解：CPU执行程序的轨迹图见下页：,CPU执行程序的轨迹图,28.设某机有4个中断源1、2、3、4，其响应优先级按1234降序排列，现要求将中断处理次序改为4132。根据下图给出的4个中断源的请求时刻，画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。解：CPU执行程序的轨迹图见下页：,CPU执行程序的轨迹图：,
