《教学课件PPT逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《教学课件PPT逻辑门电路.ppt（88页珍藏版）》请在三一办公上搜索。
1、第三章 逻辑门电路,一、数字集成电路简介,3.1 MOS逻辑门电路,TTL,CMOS,主要比较电路的工作速度、功耗、抗干扰,二、逻辑电路的一般特性,1、输入和输出的高、低电平,VIL(max)、VIH(min)、VOL(max)、VOH(min),2、噪声容限电路的抗干扰能力,对于CMOS门电路(74HC系列），高低电平对应的标准电压和噪声容限为：,VOHmin=4.9V;VIHmin=3.5V;VOLmax=1.5V;VILmax=0.1V,VNH=1.4V;VNL=1.4V,定义:保证输出逻辑状态不变,输入逻辑电平允许噪声幅度的最大或最小值,称噪声容限。,3、传输延迟时间,输出波形相对输入
2、波形延迟的时间；表征门电路的开关速度。,4、功耗,功耗,静态功耗（输出没有状态转换）,动态功耗（输出发生状态转换）,5、延时功耗积,（越小越好）,6、扇入与扇出数,（1）扇入数：输入端的个数,（2）扇出数：带同类门电路的最大数目力。,灌电流工作情况：,拉电流工作情况：,表门电路输出端的驱动能力，与负载的类型有关。,三、MOS开关及其等效电路,1、MOS管的开关作用,(以N沟道增强型为例),vI VT时，MOS管截止，vO=VDD，无功耗。,vI VT时，且很大，vO 为低电平。,2、MOS管的开关特性,由于各种电容及电阻的存在，输出电压波形就不是理想的脉冲，上升和下降都变慢了，且滞后。,四、C
3、MOS反相器,1、CMOS反相器的工作原理,假设：处于逻辑0时，相应的电压近似为0；处于逻辑1时，相应的电压近似为VDD,(1)VI=VDD,输入为高电平，输出为低电平,(2)VI=0,输入为低电平，输出为高电平,基本CMOS反相器近似于一理想的逻辑单元，其输出电压接近于零或+VDD，而功耗几乎为零。,2、CMOS反相器的传输特性,TN截止,3、CMOS反相器的工作速度,CMOS反相器在电容负载情况下，其开通时间和关闭时间是相等的，平均传输延迟时间约为10ns。,五、CMOS逻辑门电路,1、与非门电路,2、或非门电路,X,A,B,3、异或门电路,异或门的后面加一级反相器构成同或门,4、输入、输
4、出保护电路和缓冲电路,（1）输入保护电路,（2）缓冲电路,六、CMOS漏极开路门和三态门电路,1、CMOS漏极开路门电路,（1）漏极开路门电路的结构和符号,线与：将两个门的输出端并联以实现与逻辑的功能。,由图可见：电流很大,器件会损坏;且无法确定输出是高还是低电平。,漏极开路(OD)的与非门电路,OD与非的输出级,逻辑符号,线与的逻辑电路图,为了实现线与功能,可将多个门电路输出管的漏极与电源之间加上拉电阻。,(2)上拉电阻对OD门动态性能的影响,逻辑电路图,1.5K,高电平低电平,低电平高电平,OD门输出高电平低电平：放电时间常数10ns,OD门输出由低电平高电平：放电时间常数为150ns，上
5、升时间很长，工作速度快时，应避免用以驱动大电容负载。,(3)上拉电阻计算,RP(min)的确定：,只有一个OD门导通情况,IOL(max)驱动器件IOL最大值,VOL(max)驱动器件VOL最大值,IIL(total)接到上拉电阻下端的全部灌电流负载的IIL总值。,RP(max)的确定：,所有OD输出为高电平时,IOZ(total)全部驱动门输出高电平时的漏电流总和,VOH(min)驱动器件VOH最大值,IIH(total)全部负载门输入端为高电平时的输入电流总和,实际上，若要求速度快，RP的值就取近RP(min)的标准值若要求功耗小，RP的值就取近RP(max)的标准值。,2、三态（TSL）
6、输出门电路,三态输出门电路除有高、低电平输出外，还有高阻输出状态，称高阻态，或禁止态。,A为输入端，L为输出端，EN为控制端（使能端）。,（2）符号,（1）电路,EN=1时，若A=0,EN=0时，,则B=1，C=1,TN导通，TP截止，L=0；,若A=1,则B=0，C=0,TN截止，TP导通，L=1。,总有B=1，C=0,（3）工作原理,（4）三态输出门的真值表,（5）三态输出门的应用,七、CMOS传输门（TG）,1、电路结构,2、符号,3、结论,4、工作原理：,C接低电平0V，TN栅压为0V，TP栅压为+5V，当VI在（0+5）V范围时，TN、TP均不导通开关是断开的。,C接高电平+5V，T
7、N栅压为+5V，当VI在（0+3）V范围时TN导通；TP栅压为0V，当VI在(+2+5)V范围时TP导通；当VI在（0+5）V范围时TN、TP至少有一个导通开关是闭合的。,八、CMOS逻辑门电路的技术参数,CMOS门电路的各系列的性能比较,13.0,1.0,13,74HCT系列,0.00037.5,2.9,74BCT系列(BiCMOS),15,75,DP/pJ,1.5,1,PD/mW,10,75,tpd/ns,74HC系列,4000B系列,类型参数,0.0008722,1、NMOS门电路的特点：,九、NMOS逻辑门电路,(1)几何尺寸小，适合于制造大规模集成电路。,(2)结构简单，易于使用CA
8、D技术进行设计。,(3)工作管通常用增强型器件，而负载管可用增强型或耗尽型。,2、NMOS反相器：,(2)简化电路,(1)电路：,(3)NMOS反相器工作原理：,输入为高电平时，T1导通，输出Vo为低电平。通常T1跨导远大于T2的跨导，以保证输出低电压值在1V左右。,输入为低电平时，T1截止，输出Vo为高电压。输出电压约为VDD-VT。,310k,100200k,2、NMOS与非门,当A、B中有一个或两个均为低电平时，T1、T2有一个或两个都截止，输出为高电平。,只有A、B全为高电平时，T1、T2均导通，输出为低电平。,T1、T2为工作管，T3为负载管,3、NMOS或非门：,或非门的工作管都是
9、并联的，增加管子数目，输出低电平基本稳定，在整体电路设计中很方便，所以NMOS门电路是以或非门电路为基础的，主要用于大规模集成电路。,3.2 TTL逻辑门电路,截止条件：发射结和集电结均反偏截止特点：iB ic 0，VcE Vcc，CE间的等 效内阻很大，相当于开关断开。,(1)截止工作状态,A,一、BJT的开关特性,1、BJT的开关作用,(2)饱和工作状态,饱和条件：发射结和集电结均正偏,ics Vcc/Rc;VcEs 0.20.3V,CE间近似于短路，相当于开关闭合。,C,饱和特点：iB iBS，ic=ics，VcE=VcEs,NPN型硅BJT三种工作状态的特点,2、BJT的开关时间,延迟
10、时间：td上升时间：tr存储时间：ts下降时间：tf,输出电压波形,二、基本的BJT反相器,2、电路特点,1、电路,3、逻辑符号,输入与输出量间满足非逻辑关系，非门电路。,4、BJT反相器的动态性能,三、TTL反相器的基本电路,输出级,电路组成,1、TTL反相器的工作原理,输入为高电平3.6V,T1工作在倒置状态,VB1=VBC1+VBE2+VBE3=0.7+0.7+0.7=2.1V,VC2=VCES2+VBE3=0.2+0.7=0.9V,结论：输入为高电平，输出为低电平。,输入为低电平0.2V,T3截止；T2截止T4、D导通输出为高电平。,VB1=VI+VBE1=0.2+0.7=0.9V,V
11、O=VCC-VBE4-VD=5-0.7-0.7=3.6V,结论：输入为低电平，输出为高电平。,采用输入级以提高工作速度,VI由3.6V变为0.2V瞬间,采用推拉式输出级以提高开关速度和带负载能力,a.输出为低电平时，T3深饱和T4截止较大的集电极电流全为负载电流；b.输出为高电平时，T3截止T4导通的射极输出器输出电阻很小，带负载能力强。c.输出端接有负载电容，由于和时的输出电阻很小，输出上升沿及下降沿都很好。即开关速度快。,2、TTL反相器的传输特性,反映输出电压uo与输入电压uI之间关系的曲线,AB段：截止区B点,T1饱和T2刚导通T3不通；,BC段：T2放大区C点,T3刚导通，T4和D已
12、导通；,CD段：转折区D点：T3饱和导通,T1准备脱离饱和；,DE段：饱和区，T1 脱离饱和，进入倒置放大状态,四、TTL逻辑门电路,1、TTL与非门电路,(1)电路组成,多发射极的BJT作为TTL电路的输入级(见P97),(2)逻辑符号,2、TTL或非门电路,(1)电路,(2)逻辑符号,1、集电极开路门,五、集电极开路门和三态门,(1)电路（OD门）,(2)符号,（3）特点,与OD门一样,实现线与连接；,可以用于直接驱动较大电流的负载。,2、三态与非门（TSL）,具有三种输出状态：高电平状态、低电平状态和高阻态（禁止态）。,（1）电路,（2）逻辑符号,（3）三态与非门的工作原理：,NE=1，
13、T5倒置，T6饱和，T7截止，输出取决于A、B。,NE=0，T6截止，T7导通,T4截止,同时由于T2截止T3也截止,输出端相当于开路,呈现高电阻状态。,（4）三态与非门的真值表：,六、BiCMOS门电路 综合利用了双极型器件的速度快和 MOSFET的低功耗两方面的优势。,1、基本的BiCMOS反相器,2、BiCMOS或非门电路,七、改进型TTL电路和抗饱和TTL电路,采用肖特基势垒二极管SBD钳位达到抗饱和的效果，具有较高的传输速度。,1、肖特基势垒二极管SBD的工作特点：,具有单向导电性导通阀值电压较低，约为0.40.5V势垒二极管的导电机构是多数载流子，因而存储效应很小。,2、带有SBD
14、钳位的BJT具有抗饱和作用：,3、肖特基TTL与非门电路（STTL）,4、TTL门电路的各种系列的性能比较,15,10,1.5,低功耗肖特基74LS,4,1,4,改进的肖特基74AS,12,19,57,DP/pJ,4,2,19,PD/mW,3,9.5,3,tpd/ns,改进的低功耗肖特基74ALS,肖特基74S,类型,扇出数N,20,20,40,20,快速TTL(74F),10,参数,一、ECL门的基本结构,VA=VB=0.5V，T3优先导通，使VE=0.3V，T1、T2截止，IE=(0.3+12)/1.2 10mA VC1=Vcc=6V（高电平）VC3=VCC-IERC3=5V（低电平）,*
15、3.3 射极耦合逻辑门电路,VA=1.5V，T1优先导通，使VE=0.8V，T3截止，IE=(0.8+12)/1.2=10.6mA VC1=VCC-IERC1=5VVC3=VCC=6V；,2、ECL门的实际电路,A B C D,3、ECL门的工作特点,(1)BJT工作在截止区或放大区，集电极电位总是高于基极电位，避免了BJT因工作在饱和状态而产生的存储电荷问题。,(2)逻辑电平的摆幅小，输入电压变化VI1V，输出电压变化Vo0.85V，高低电平的电压差小到只能区分BJT的导通和截止两种状态。,(3)ECL门电路的速度快，常用于高速系统,(4)制造工艺要求高，功耗大，抗干扰能力弱。,(5)因EC
16、L的输出电压为负值，与其他门电路接口时，需要采用专门的电平移动电路。,*3.4 砷化镓逻辑门电路,1、正负逻辑的规定,3.5 逻辑描述中的几个问题,正负逻辑体制不牵涉到逻辑电路本身的结构问题，但采用不同的逻辑体制会使同一电路具有不同的逻辑功能。,一、正负逻辑问题,2、正负逻辑的等效变换,1、基本逻辑门电路的等效符号,二、基本逻辑门电路的等效符号及应用,L=AB,=A+B,=AB,2、逻辑门等效符号的应用,意义:简化电路和用不同的门或芯片,3、逻辑门等效符号强调低电平有效,电路完成操作的电平,称为有效电平。,一、各种电路之间的接口问题,3.6 逻辑门电路使用中的几个问题,采用接口电路时需要考虑的
17、几个条件：,(1)驱动器件必须对负载器件提供足够大的灌电流和拉电流。,(2)驱动器件的输出的电压必须处在负载器件所要求的输入电压范围内，包括高、低电压值。,(3)噪声容限、输入和输出电容、开关速度等参数。,1、CMOS门驱动TTL门,只要两者的电压参数兼容，不需外加接口电路，只需按电流大小计算出扇出数。,2、TTL门驱动CMOS门,用TTL驱动CMOS-HCT时，由于电压参数兼容，不需外加接口电路，在数字电路设计中，常被用作接口器件。,上拉电阻RP接VDD，将TTL电路的输出高电平提高到能与CMOS电路兼容的水平。,3、低电压CMOS电路及接口,二、门电路带负载时的接口电路,1、用门电路直接驱
18、动显示器件,ID,VF为LED的额定电流和正向压降,2、机电性负载接口,三、抗干扰问题,1、多余输入端的处理措施,为防止干扰，一般不让多余输入端悬空，对多余输入端的处理以不改变电路工作状态及稳定可靠为原则。,2、去耦合滤波器,用10100F的大电容与直流电源并联以滤除不必要的频率成分，并且对每一集成芯片加接0.1F的电容器以滤除开关噪声。,、接地和安装工艺,将电源地与信号地分开，先将信号地汇集在一点，然后将二者用最短的导线连在一起，以避免含有多种脉冲波形的大电流引到某数字器件的输入端而导致系统正常的逻辑功能失常。,当系统兼有模拟和数字两种器件时，需将两者的地分开，然后选用一个合适的共同点接地，
19、以免除两者的相互影响。,4、印刷电路的安装和设计,要注意连线尽可能短，以减少接线电容而导致寄生反馈有可能引起寄生振荡。,CMOS器件在使用和储存过程中要注意静电感应导致损伤的问题，可以采用静电屏蔽加以 防护。,5、CMOS器件的存储问题,第二章 小结,一、二极管和BJT的开关特性 影响它们的开关速度的主要因素是器件内 部的电荷存储和消散的时间。,二、利用二极管和BJT可以构成简单的二极 管与门、或门电路和BJT反相器。,三、TTL反相器的输入级由BJT构成，具有饱和、截止、放大和倒置放大等4种模式。采用推 拉式的输出级，输出阻抗低、带负载能力 强。输入和输出级均有利于提高开关速度。将TTL反相
20、器的输入BJT改为多发射极结构便 可以构成与非门电路。,四、利用肖特基二极管可以组成抗饱和TTL电 路，在驱动级加入有源下拉电路后可以提 高工作速度。,五、在TTL逻辑门电路中，为了实现线与的逻 辑功能，可以采用或非门、集电极开路门 和三态门来实现。,六、ECL逻辑门电路是以差分放大电路为基础 的，因为它不工作到BJT的饱和区，所以它 的开关速度是最高的。,七、CMOS门电路是由互补的增强型N沟道和P沟道 MOSFET构成，与TTL电路相比，其功耗低，扇出数大，噪声容限大，开关速度与TTL相 近，有取代TTL的趋势。,八、BIMOS是取MOS和TTL两者的优势，其开关 速度较高，功耗较低。,九
21、、NMOS逻辑门电路结构简单，易于集成化，在大规模集成电路中应用较多。,十、在逻辑体制中有正、负逻辑的规定，同样 的一个逻辑电路，利用正、负逻辑等效变换 原则，可以达到灵活运用的目的。,十一、在实用中要注意不同类型门电路之间、门 电路与负载之间的接口技术问题及抗干扰 工艺问题。,与非门的带负载能力：,例 题,【例241】试计算TTL与非门7410带同类门时的扇出数。,解：查附录C（P463），得相关参数如下：,IOL=16 mA;IIL=-1.6 mA;IOH=0.4 mA;IIH=0.04 mA,7410带同类门时的扇出数为10,注：若NOL NOH，则应取较小者作为电路的扇出数。,【例24
22、2】设TTL与非门74LS01（OC）门驱动8个 74LS04（反相器），试确定一个合适的大小的上拉电阻 RP，设VCC=5V。,解：查附录C（P463），得相关参数如下：,VOL（max）=0.5V;IOL（max）=8mA;IIL（max）=0.4mA;VIH（min）=2V;IIH（min）=0.02mA,IIL（total）=8 0.4=3.2mA,IIH（total）=8 0.02=0.16mA,可以选择标准值为1k的电阻器。,NPN硅BJT饱和时各极电压的典型数据,习题选解：2.3.1,如上图，与门带同类与门负载的级数愈多，则每级的输出电压将如何变化？如何解决此缺点？,答：门的级数
23、愈多，则由于每一级与门的输出电压对输入电压约有07伏（硅管）的偏移，结果经过一串门电路后，高低电平就会严重偏离原来的数值（均升高）。要解决这个问题，可采用二极管与三极管门的组合，如图232的电路。如要求为与门输出，则可加两级反相器即可。,习题232：分析电路为什么能实现与逻辑关系？二极管D5D5起什么作用，可否省略D5？,答：当A B C中有任一输入端为低电平，T截止,输出高电平，只有A B C全为高电平时，T导通，使输出为低电平，实现与非逻辑关系。D4 D5起电平转移作用，即当一个输入端处于低电平时，使T可靠截止（如省D5，则可能使T导通），输出高电平。另外，加了D4 D5后，A B C全为
24、高电平时，D4前的电位被钳位在21伏左右，D1D2D3截止，则输入端的干扰不能进入到基极，从而提高了抗干扰的能力。,【习题243】试计算下列情况下的扇出数：LSTTL与非门驱动同类门；LSTTL与非门驱动基本的TTL门。,解：查附录C（P463），得相关参数如下：,IOL=8 mA;IIL=0.4 mA;IOH=0.4 mA;IIH=0.02mA,LSTTL门：下标均为（max),基本TTL门：下标均为（max),IIL=1.6mA;IIH=0.04mA,NOL=8/16=5；NOH=04/004=10故NO=5；,习题262】,解：,（4）：11和14接+VDD，132，112引出L，95-8，74地，把3、6、10分别作ABC输入端。,习题262】,解：,（5）：135，144分别作输出或输入（或相反），81，7-2分别作输出或输入（或相反），610，312，9接地（或-VDD),11接+VDD，这时有两个传输门，一通一断。,习题263：,这是一个异或门逻辑电路。,习题272写图题272所示电路的逻辑表达式。,解：如图，,这是一个同或门逻辑电路。,所以，L=,
