《数字集成逻辑电路基础课件.ppt》由会员分享，可在线阅读，更多相关《数字集成逻辑电路基础课件.ppt（31页珍藏版）》请在三一办公上搜索。
1、3 数字集成逻辑电路基础,数字集成逻辑电路工艺可分为：晶体管集成电路金属氧化物半导体集成电路（MOS工艺）BiMOS工艺砷化镓工艺磷化铟工艺,本章主要介绍晶体管-晶体管逻辑电路（TTL，Transistor-Transistor Logic）CMOS电路（Complementary Metal Oxide Semiconductor),集成电路是将电路制作在晶圆上，也就是将构成电路的晶体管、电阻、电容、连线等元器件做在一块半导体材料上，构成一个完整的电路。,Jack S KilbyTexas Instruments,Robert Norton NoyceFairchild Semiconduc
2、tor,2吋-8吋晶圆,小规模集成电路（SSI，20个门以下）中规模集成电路（MSI，几十-100个门）大规模集成电路（LSI，几百-1000个门）超大规模集成电路（VLSI，1000个门以上）芯片系统（SOC，包括数字和模拟电路）,Apple A7包含超过10亿个晶体管，晶粒大小为102mm,数字集成逻辑电路按工艺可分为：双极型集成电路空穴和自由电子都参与导电TTLECL（Emitter Coupled Logic）HTL（High Threshold Logic）I2L（Integrated Inject Logic）单极型集成电路只有一种载流子导电MOS,3.1 晶体管的开关特性,在一块
3、单晶半导体中，一部分掺有受主杂质（三价元素）是 P型半导体，另一部分掺有施主杂质（五价元素）是N型半导体时，P型半导体和N型半导体的交界面附近的过渡区称为PN结。P型半导体中有许多带正电荷的空穴和带负电荷的电离杂质。在电场的作用下,空穴是可以移动的,而电离杂质（离子）是固定不动的。N型半导体中有许多可动的负电子和固定的正离子。在杂质半导体中，正负电荷数是相等的，它们的作用相互抵消，因此保持电中性。,3.1.1 PN结,+4,+4,+4,+4,+4,+4,+4,+4,+4,+4,+4,+4,+4,+4,+4,+4,+4,半导体中产生了大量的空穴和负离子,+4,+4,+4,+4,+4,+4,+4,
4、+4,+4,+4,+4,+4,+4,+4,+4,+4,+4,半导体中产生了大量的自由电子和正离子,P型半导体和N型半导体结合后，在它们的交界处就出现了电子和空穴的浓度差，N型区内的电子多、空穴少，P型区内的空穴多而电子少，这样电子和空穴会从浓度高的地方向浓度低的地方扩散，因此，有些电子从N型区向P型区扩散，也有一些空穴要从P型区向N型区扩散。,电子和空穴带有相反的电荷，它们在扩散过程中要产生复合，结果使P区和N区中原来的电中性被破坏。P区失去空穴留下带负电的离子，N区失去电子留下带正电的离子。这些离子因物质结构的关系，不能移动，因此称为空间电荷，它们集中在P区和N区的交界面附近，形成了一个很薄
5、的空间电荷区（耗尽层），这就是所谓的PN结,在空间电荷区，由于正负电荷之间的相互作用，在空间电荷区中形成一个电场，其方向从带正电的N区指向带负电的P区，该电场是由载流子扩散后在半导体内部形成的，故称为内电场,内电场是由多子的扩散运动引起的，伴随着它的建立，将带来两种影响：一是内电场将阻碍多子的扩散，二是P区和N区的少子一旦接近PN结，便在内电场的作用下漂移到对方，使空间电荷区变窄。当扩散运动和漂移运动达到动态平衡时，交界面形成稳定的空间电荷区，即PN结处于动态平衡。,外加正向电压（正偏），也就是电源正极接P区，负极接N区，外电场的方向与内电场方向相反。在外电场作用下，多子将向结移动，结果使空间
6、电荷区变窄，内电场被削弱，有利于多子的扩散而不利于少子的漂移，扩散运动起主要作用。结果，区的多子空穴将源源不断的流向区，而区的多子自由电子亦不断流向区，这两股载流子的流动就形成了PN结的正向电流。此时，有较大的正向扩散电流，即呈现低电阻，称PN结导通。,外加反向电压（反偏），也就是电源正极接N区，负极接P区，外电场的方向与内电场方向相同。在外电场作用下，多子将背离结移动，结果使空间电荷区变宽，内电场被增强，有利于少子的漂移而不利于多子的扩散，漂移运动起主要作用。漂移运动产生的漂移电流的方向与正向电流相反，称为反向电流。因少子浓度很低，反向电流远小于正向电流。当温度一定时，少子浓度一定，反向电流
7、几乎不随外加电压而变化，故称为反向饱和电流。此时，只有很小的反向漂移电流，呈现高电阻，称PN结截止。,3.1.2 二极管的开关特性,双极型二极管的开关特性实际上源于其单向导电性，是对其伏安特性的近似，通过控制二极管两端的电压可以控制流过电流与否，实现开关功能。,PN结正向偏置（v0）且vVT时,PN结反向偏置（vVT时,二极管的伏安特性可以看出：二极管是一种非线性元件，它的正向特性和反向特性都是非线性的。二极管具有单向导电性能，即PN结正向导通时电阻很少，反向截止时电阻很大。正向导通时，管子的正向压降很少，一般情况下，硅管约为0.7V，锗管约为0.3V左右。硅二极管与锗二极管的主要区别在于：锗
8、管的正向电流比硅管上升得快，正向压降较小。但锗管的反向电流比硅管的反向电流大得多，锗管受温度的影响比较明显。,3.1.3 双极型晶体管（BJT管）的开关特性,三极管的放大作用就是：集电极（C极）电流受基极（B极）电流的控制（假设电源能够提供给集电极足够大的电流的话），并且基极电流很小的变化，会引起集电极电流很大的变化，且变化满足一定的比例关系：集电极电流的变化量是基极电流变化量的倍，即电流变化被放大了倍，把叫做三极管的放大倍数。,三极管是电流放大器件,放大状态时BE结正偏，BC结反偏；截止状态时BE结不导通，BC结随便偏置；饱和状态时BE结正偏，BC结趋向0偏或正偏；,三极管的三种工作状态,当
9、输入为低电平，即VIN=VIL=0V时，基极与发射极之间零偏，与集电极之间反偏，此时BJT管自集电极向下看几乎没有电流，相当于开关断开，三极管截止。因此iC0，vOUT=VCC-iCRCVCC，输出为高电平。当输入为高电平，即vIN=VIH=5V时，则基极与发射极正偏，从而vOUT=0V,BJT的开关时间包括开通时间和关断时间，是由于三极管在饱和态与截止态之间切换所致。,显而易见，开关时间限制了BJT开关的速度。BJT开关应用的场合速度越高，就要求开关时间越短。要缩短BJT的开关时间，可以减小基区宽度，缩短载流子渡越时间；也可以减小发射结、集电结面积，从而减小极间寄生电容，提高速度；另外，适当
10、选择基极正、反偏电流以及临界饱和电流，也可利于BJT状态的切换，改善动态特性，提高速度。,3.1.4 场效应管（MOS管）的开关特性,场效应晶体管（Field Effect Transistor，FET）简称场效应管，由多数载流子参与导电，也称为单极型晶体管具有输入电阻高、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点输入电阻很大；温度稳定性较好；组成的放大电路的电压放大系数要小于三极管组成放大电路的电压放大系数场效应管分为结型场效应管（JFET）和绝缘栅场效应管（MOS管）两大类按沟道材料型和绝缘栅型各分N沟道和P沟道两种；按导电方式：耗尽型与增强型，结型场效应
11、管均为耗尽型；而MOS场效应晶体管又分为N沟耗尽型和增强型；P沟耗尽型和增强型四大类。,工作原理：N沟道：当UGS 大于导通电压时，D-S极导通P沟道：当UGS 小于导通电压0时，D-S极导通,S(Source)：源极G(Gate)：栅极D(Drain)：漏极B(Substrate):衬底,当在NMOS的栅上施加相对于源的正电压VGS时当VGS比较小时，栅上的正电荷还不能使硅-二氧化硅界面处积累可运动的电子电荷，这是因为衬底是P型的半导体材料，其中的多数载流子是正电荷空穴，栅上的正电荷首先是驱赶表面的空穴，使表面正电荷耗尽，形成带固定负电荷的耗尽层当VGS电压太低时，感应出来的负电荷较少，它将
12、被P型衬底中的空穴中和，因此在这种情况时，漏源之间仍然无电流ID,当VGS增加到一定值时，其感应的负电荷把两个分离的N区沟通形成N沟道，这个临界电压称为开启电压(或称阈值电压、门限电压)，用符号VT表示(一般规定在ID10uA时的VGS作为VT)当VGS继续增大，负电荷增加，导电沟道扩大，电阻降低，ID也随之增加，并且呈较好线性关系,简单来说就是：栅极加正电压（VGSVT），形成纵向电场，吸引电子、排斥空穴，在栅氧化层下形成电子导电沟道，将源极和漏极连起来；漏极加正电压(VDS0)，形成横向电场，电子逆着电场方向漂移到漏极，形成漏极到源极的电流。,MOS管的开关特性,当Vi=ViL时，VGS=
13、ViLVT，MOS管处于导通状态，合理选择VDD和RD，使ID足够大，输出Vo=VOL=VDD-IDRD为得到足够低的VOL，要求RD很大，在实际电路中，常用另一个MOS管来做负载，相当于开关接通状态,MOS管在导通与截止两种状态发生转换时同样存在过渡过程，但其动态特性主要取决于与电路有关的杂散电容充、放电所需的时间，而管子本身导通和截止时电荷积累和消散的时间是很小的由于MOS管导通时的漏源电阻rDS比晶体三极管的饱和电阻rCES要大得多，漏极外接电阻RD也比晶体管集电极电阻RC大，所以，MOS管的充、放电时间较长，使MOS管的开关速度比晶体三极管的开关速度低。不过，在CMOS电路中，由于充电
14、电路和放电电路都是低阻电路，其充、放电过程都比较快，从而使CMOS电路有较高的开关速度,3.1.5 MOS模拟开关,（1）单沟道模拟开关,通常在MOS管的栅极加控制开关通断的信号VC，源极接模拟信号输入VI，漏极输出VO。对于在模拟电路的应用，这类开关有一个严重的缺点：为了保证管子工作在大信号状态，栅源电压VC-VI在VC为高时，须高于饱和区与线性区交界电压VGS(L)，在VC为低时须低于阈值电压VT，这就限制模拟信号的最大值不得超过VH-VGS(L)，最小值不得低于VL-VT，限制了模拟信号的变化范围，否则MOS管将进入饱和区，开关等效电阻随漏源电压变化而变化，不利于信号传输。,（2）CMO
15、S模拟开关,CMOS双向模拟开关又叫CMOS传输门，是对于单沟道模拟开关的改进。可以同时使用N沟道MOS管与P沟道MOS管作为开关。将两管源、漏交叉相连，栅极加相反的控制信号，使得两管电源电压极性与电流方向均相反，组成互补结构。制造时应使两管参数完全对称，如使开启电压绝对值相同，进入线性电阻区时的栅源电压绝对值与线性电阻值相同，等等。,假设两管开启电压|VGS(th)|=2V，进入线性区的栅源电压|VGS|=3V，控制信号的两个值为0V和5V，同时输入电压VI在05V范围内变化。,EN=0V，两管均截止，开关断开；,EN=5V，此时若VI 3V，则T1管导通并工作于线性区、T2管截止；若VI
16、2V，则T1管截止、T2管导通并工作于线性区；若2VVI3V，则T1、T2管均导通并工作于饱和区，此时开关的开启电阻相当于两管饱和区电阻并联，电阻值略大于线性区电阻，总电阻起伏不大，电阻特性较理想。,3.2 逻辑门电路,用以实现逻辑运算的电路常被称为逻辑门电路基本的逻辑运算有与、或、非运算，由这三种基本运算可复合出四种常用复合逻辑运算，即与非、或非、异或与同或,3.3 晶体管-晶体管逻辑电路,晶体管-晶体管逻辑门电路，也就是常说的TTL门电路，是由双极性晶体管组成的门电路。TTL门电路包括与、或、非等多种主要逻辑门电路及其逻辑组合。,3.3.1 简单的门电路,（1）二极管与门,设：VCC=5V
17、，,UIH=3v,UIL=0v,二极管正向压降0.7V,D1 D2,Y,A B,0 0 0 3v3v 03v 3v,导通,导通,导通,导通,导通,导通,截止,截止,0.7V,0.7V,0.7V,3.7v,（2）二极管或门,0 00 3v3v 03v 3v,导通,导通,截止,截止,导通,导通,导通,导通,D1 D2,Y,2.3v,2.3v,2.3v,-0.7v,A B,（3）BJT反相器（非门）,电路中的负电源Vee与电阻R2的作用在于：当输入为低电平时将三极管基极降至负电位，保证三极管截止；VCL与二极管DCL对输出进行箝位，提高非门开关速度。我们假设输入电压数值为0V和3V，则当输入为0V时，三极管T截止，DCL导通，输出电平被箝位在3.7V（假设二极管DCL导通电压是0.7V）；当输入为3V时，三极管T导通，DCL截止，输出电平约为0V（忽略T管集射极间的饱和压降）。,3.7,A01,Y10,A,0,3v,T,截止,饱和,Y,0,
