《第三章存储系统习题参考答.docx》由会员分享，可在线阅读，更多相关《第三章存储系统习题参考答.docx（2页珍藏版）》请在三一办公上搜索。
1、第三章存储系统习题参考答3 用16K8位的DRAM芯片组成64K32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5S, CPU在1S内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：组成64K32位存储器需存储芯片数为 N=16 每4片组成16K32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号 ，逻辑框图如下所示： 依题意，采用异步刷新方式较合理，可满足CPU在1S内至少访问内存一次的要求。 设16K8位存储芯片的阵列结构为128行
2、128列，按行刷新，刷新周期T=2ms，则异步 刷新的间隔时间为： 则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为 15.5-0.5=15 (S) 对全部存储单元刷新一遍所需时间为t R t R 0.5128=64 (S) 7某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8K8)形成40K16位的RAM区域，起始地址为6000H,假定RAM芯片有的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/ 画出地址译码方案。 和信号控制端。CPU(访存)，要求： (读/写)， 将ROM与RAM同CPU连接。 解：依题意
3、，主存地址空间分布如右图所示，可选用2片27128(16K8位)的EPROM作为 ROM区；10片的8K8位RAM片组成40K16位的RAM区。27128需14位片内地址，而RAM需13位 片内地址，故可用A15-A13三位高地址经译码产生片选信号,方案如下: 9 CPU执行一段程序时, cache完成存取的次数为2420次，主存完成存取的次数为80 次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。 解：先求命中率h h=nc/(nc +nm )2420(242080)0.968 则平均访问时间为ta ta0.96840(1-0.968) 24046.4(ns) r 240406 cache/主存系统的效率为e e1/r(1r)0.96886.2
