《Verilog程序的不同模块在QuartusII中的连接问题.docx》由会员分享，可在线阅读，更多相关《Verilog程序的不同模块在QuartusII中的连接问题.docx（2页珍藏版）》请在三一办公上搜索。
1、Verilog程序的不同模块在QuartusII中的连接问题由于QuartusII中一个工程中只能有一个顶层文件，所以当在一个工程中同一级需要多个模块时，就需要模块之间的连接，主要方法是： 1.编辑输入各个模块的verilog文件并保存，然后Processing-Analyze Current File 2.变异没错误后，在左侧工程栏中选择该Verilog文件，鼠标右键-Creat Symbole Files for Current File 3.新建原理图文件，在原理图文件绘图界面上双击鼠标左键或者选择左侧工具栏的与门符号，就会出现该verilog文件对应的原理图模块 4.调用所有生成的原理
2、图模块，连线得到同一模块的连接，构成同一层次上的原理图，然后综合，编译仿真 QuartusII用自带波形文件做激励进行功能仿真 主要步骤： 1.建立工程new-New project Wizard 2.输入verilog文件new-verilog hdl file 3.编译Processing-Start-Start Analyse & Synthesis 4.管脚分配Assiment-Pins在Location处双击，另外将不用的引脚设为高阻态 5.整体编译Start Compile 6.将仿真类型设为功能仿真，Assignment-Setting-Simulation Setting-Fu
3、nction 7.建立波形文件file-new-vector waveform file,然后导入引脚 双击name空白区-Node Finder-List- 8.设置信号激励，选择左侧的某一种波形进行起始时间及周期的设定 9.生成仿真需要的网表Processing-Generate Function Simulation Netlist 10.仿真Processing-start simulation 注意：波形仿真时要建立的波形文件加入到输入中，方法是： Assignment-Settings-Simulator Settings中的Simulation Input栏是否为空，若为空，应将波形文件加入，否则仿真时会出现No Simulation input file assignment specified.错误
