《数字电路主要知识点.docx》由会员分享，可在线阅读，更多相关《数字电路主要知识点.docx（9页珍藏版）》请在三一办公上搜索。
1、数字电路主要知识点1不仅考虑两个相加，而且还考虑来自相加的运算，称为全加器。 274LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=101时，输出 Y7Y6Y5Y4Y3Y2Y1Y0应分别为。 3对于T触发器，当T=时，触发器处于保持状态；当T=时，触发器处于翻转状态。 4时序逻辑电路的输出不仅和有关，而且还与有关；组合逻辑电路的输出和关。 1 ）5基本的逻辑门电路有 、。 610=2；2=10 7表示逻辑函数功能的常用方法有、卡诺图等。 8将101个“1”异或起来得到的结果是。 9TTL与非门多余未用的输入端的处理方法通常有 、。 10为使F=A ，则B应为何值？ 11
2、如果对键盘上108个符号进行二进制编码，则至少要位二进制码。 12若反相器输入低电平，则输出为 电平. 13函数Y=AB+ABC的最小项表达式为。 14.2=10=8= 16=8421BCD 15.三态门的三种输出状态为、和。 16. 在逻辑运算中，A+A =；1+1=；A+A=( )；AA=( ) ；AA =( ) 17.逻辑功能表示方法有:真值表、。 18基本逻辑关系有、非三种。 19CMOS逻辑门是极型门电路，而TTL逻辑门是 极型门电路。 20 逻辑电路电路有记忆性，它的输出不仅与输入有关，还和原来状态有关。 2 218-3线普通编码器有个输入端，有个输出端，某一时刻只能有个输入端为有
3、效电平. 24基本的逻辑门电路有 、。 2510=2；2=10 26表示逻辑函数功能的常用方法有、卡诺图等。 27将88个“1”异或起来得到的结果是。 28TTL与非门多余未用的输入端的处理方法通常有 、。 31不仅考虑两个相加，而且还考虑来自相加的运算，称为全加器；只考虑两个相加，不考虑来自低位进位的加法运算，称为半加器 3274LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=011时，输出 Y7Y6Y5Y4Y3Y2Y1Y0应分别为。 3 35.一个8选1的数据选择器，应具有个地址输入端，个数据输入端。 37. 计数器按计数增减趋势分，有、和计数器。 38. 若要构成
4、17进制计数器，最少用 个触发器。 39. D/A转换器的作用是。A/ D转换器的作用是。 选择填空 1函数F=AB+BC，使F=1的输入ABC组合为( ) A、ABC=000 B、ABC=011 C、ABC=101 D、ABC=010 2欲对全班29个学生以二进制代码编码表示，最少需要二进制码的位数是。 A、5 B、6 C、8 D、4 3下列数码是8421BCD码的是。 A、1000 B、1111 C、1100 D、1101 4.下列四个数中，最小的数是 A、16 B、8421BCD C、2 D、10 5和逻辑式A+ABC 相等的是。 A、A+BC B、A C、1+BC D ABC、 6比较
5、两个一位二进制数A和B,当A=B时输出F=1,则F的表达式是。 A、F=AB B、F=AB C、AB D、F=AB 7一个D触发器，在D=0时，加上时钟脉冲，则触发器； 一个D触发器，在D=1时，加上时钟脉冲，则触发器 A、置1 B、置0 C、保持原态 D、翻转 8555定时器的输出状态有。 A 、0和1状态 B、高祖状态 C、 二者皆有 9用触发器设计一个10进制的计数器，至少需要( )个触发器。 A、4 B、3 C、 6 D、5 10要将一组并行输入的数据转换成串行输出，可选用的电路为：( )； 要将一组串行输入的数据转换成串行输出，可选用的电路为：( ) 4 A、移位寄存器 B、计数器
6、C、数据比较器 D、加法器 11. 在输入情况下，“或非”运算的结果是逻辑0。在输入情况下，“与非”运算的结果是逻辑1。 A.全部输入是0 B.任一输入是1 C.仅一输入是0 12. 当逻辑函数有5个变量时，共有个变量取值组合？ A.5 B.25 C.52 D.10 13. 对于JK触发器，若J=K，则可完成触发器的逻辑功能。 A.RS B.D C.T D.T 14. 下列电路中，属于组合逻辑电路。 A.编码器 B.计数器 C.寄存器 15. 4个触发器最多可以构成能寄存位二进制数码的寄存器。 A.3 B.5 C.4 D.8 5 16. 一个四位二进制数0100输入到D/A转换器后，输出为8V
7、，0000输入时输出为0V，则0110输入时输出电压为：( ) A.8 B.4 C.1 D.12 17一个T触发器，在T=0时，加上时钟脉冲，则触发器。 A保持原态 B. 置0 C. 置1 D. 翻转 18. 以下表达式中符合逻辑运算法则的是。 A.CC=C2 B.1+1=10 C.01 D.A+A=A 19. 以下电路中常用于总线应用的有( )。 A.三态门 B.OC门 C.漏极开路门 D.CMOS与非门 20.若在编码器中对50个编码对象，则要求输出二进制代码位数为位。 A.5 B.6 C.10 D.50 三、判断题 1.逻辑变量的取值只能有两种取值0,1。 2.逻辑变量的取值0到1之间的
8、任何数， 2.因为逻辑式A+AB=A,若两边同时减去A，则得AB=0。 3.若两个函数具有不同的真值表，则两个逻辑函数不相等。 4.图示电路的输出F=0 VCC C B 5.图示所示电路的输出F=0 A B 专业 1 F 班级 F VCC & 学号 6.利用反馈清零法获得N进制计数器时，若为异步置零方式，则被清零 的状态只是短暂的过渡状态，不能稳定而是立刻变为0状态。 7. 寄存器属于组合逻辑电路。 姓名 8编码器属于时序逻辑电路 8.BCD码是用三位二进制数来表示每一位十进制数的二-十进制码。 9.JK触发器对高低电平敏感。 6 10.4位同步二进制加法计数器与4位异步二进制加法计数器的状态
9、转换表相同。 1.化简 1）用代数法化简下式为最简与或式。 Y=A+ABC+BC Y1=ABC+A+B+C+AB 用卡诺图化简下式为最简与或式。 Y(A,B,C,D)= m(0,1,2,5,6,8,9,10,13,14，15) Y(A,B,C,D)=m(2，3,5,8,9,1011，,13,12) 2用译码器74138与适当的逻辑门实现下列逻辑函数F=ABC+ABC。 Y0 A Y1 B Y2 C Y3 Y4 Y5 74138 Y6 Y7 EEE2 3 1 2.分析下图所示电路的逻辑功能。 1 B & A Z =1FAB B =1 1 C FA=B & FAB 1 A 3已知下降升沿触发的JK
10、触发器，J、K、CP波形如图所示。 画出其触发器逻辑符号。 写出其触发器的特征方程。 根据CP、J、K波形，画出Q波形。 画图说明如何将D触发器转换成T和JK、。 CP J K Q 7 L 3用8选1数据选择器74LS151实现下列逻辑函数F=AB+ABC。 E A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7 74LS151 Y 4. (10分)中规模同步四位二进制计数器CT161(74LS161)的功能表和引脚简图恰好别如表4.1和图4.1所示； 请用反馈清零法设计一个八进制加法计数器。 4(12分)已知正边沿JK触发器，J、K、CP波形如下图所示。 设初始状态为1，画出其
11、触发器Q的波形。 写出其触发器的特征方程。 填写下面触发器的状态真值表。 画图说明如何将JK触发器变成D、T触发器 输 入 J K 8 现态 次态 Qn Qn+1 功能说明 保持 CP 翻转 置1 置0 1 2 3 4 5 6 7 J K 5)中规模同步四位二进制计数器CT161(74LS161)的功能表和引脚简图恰好别如表4.1和图4.1所示； 请分别用反馈清零和反馈置数法设计一个十进制加法计数器，画出电路并绘出状态转换图。 6、设计两个一位二进制数相加的全加器。 6设计两个一位二进制数相加的全加器 5、用非门和与非门设计一组合电路，其输入为三位二进制数，当输入大于等于4时，输出F=1，其余情况F=0。 专业 班级 学号 姓名 9
