数电课设数字式闹钟.docx

《数电课设数字式闹钟.docx》由会员分享，可在线阅读，更多相关《数电课设数字式闹钟.docx（12页珍藏版）》请在三一办公上搜索。

1、数电课设数字式闹钟课 程 设 计 任 务 书 数字式闹钟 第一部分 设计任务 1.1 设计任务 (1) 时钟功能：具有24小时或12小时的计时方式，显示时、分、秒。 (2) 具有快速校准时、分、秒的功能。 (3) 能设定起闹时刻，响闹时间为1分钟，超过1分钟自动停；具有人工止闹功能；止闹后不再重新操作，将不再发生起闹。 1.2设计指标 (1).有“时”、“分”十进制显示，“秒”使用分个位数码管上的DP点显示。 时十位显示时个位显示分十位显示秒闪烁显示分个位显示(2). 计时以24小时为周期。(23:5900:00) (3).具有较时电路，可进行分、时较对。 (4).走时过程能按预设的定时时间(

2、精确到小时)启动闹钟产生闹铃，闹铃响时约3s。 第二部分 设计方案 2.1总体设计方案说明 系统组成： 显示电路：译码器 数码管 秒信号发生器：由LM555构成多谐振荡器 走时电路：计数器和与非门组成 校时电路：秒信号调节 闹钟电路：跳线的方法 由计数器、译码器、组合逻辑电路、单稳态电路组成 2.2模块结构与方框图 1.秒钟与分钟显示电路 用两片74290组成60进制计数器，输入计数脉冲CP加在CLKA端，把QA与CPLB从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数，个位接成十进制形式，十位接成六进制形式，当R0(1)=RO(2)=1且R9(1)*R9(2)=0时74290

3、的输出被直接置0，当R0(1)*RO(2)=0和R9(1)*R9(2)=0时开始计数。电路图如下： 连接成总电路时，分钟的输入信号由秒钟计数器提供。 2.时钟显示电路： 同样用2片74290组成24进制，当十位的为2，个位的为4时通过反馈电端，控制个位和十位同时清零，这样就可以按23翻0规律记数了。电路图如下： 连接成总电路时，时钟输入信号由分钟计数器提供。 3.调时分秒 可接几个开关来控制个位，十位的信号输入，如开关1、2、space。如图示： 4.闹钟 分设置与上面相差一个输入信号，如下图： 时设置的个位为十进制，十位为三进制，当十位为2时，通过反馈控制端，个位不能大于等于4，即小时十位为

4、2时，个位加到4时十位和个位马上全部置0，从而让小时的设置只能最大设为23。当十位不是2时，个位则加到9时再加一位则置0，如图示： 闹钟部分时，将小时显示计数器、分钟显示计数器的8个输出端，闹钟时设置、闹钟分设置的8个输出端引出，用4个4077门进行比较，然后将4个4077门的8个输出端用2个7421进行与运算，将2个7421的输入输出端用3个与门进行与运算后输出到闹钟发声器。就完成了闹钟功能。当与时间显示计数器相连的显示器与与时间设置计数器相连的显示器显示的数字相同时，即相达闹钟条件，这时4个4077门的所有输入端都为1，经过二次与运算后输入到发声器的信号也为1，即闹钟开始，否则输入到发声器

5、的信号为0，闹钟不响。闹钟会一直响，直到两个地方的时间不一样为止，也就是响一分钟。具体电路看总电路。 四、总电路工作原理及元器件清单 1总原理图 时显示分显示时译码分译码秒显示时计时分计时秒计时秒信号较准起闹单稳态电路闹铃第三部分 电路设计与器件选择 3.1秒信号发生器 3.1.1模块电路及参数计算 LM555构成振荡器相关参数计算。 TPH=0.7(R1+R2)CTPL=0.7R2Cf=1=1HzT T=TPH+TPL=0.7(R1+2R2)C所以： 3.1.2工作原理和功能说明 (1)采用LM555构成多谐振荡器，调整电阻可改变频率，使之产生1Hz的脉冲信号 (2)555内部结构图及各部分

6、功能。 VCC8THCO65R+A1RTRD271GNDR+A2TSQ3UORD4RQ a、分压器为比较器提供基准电压，A1的基准电压为 2/3V，A2的基准电压为1/3V。 b、阈值端和触发端的外加输入信号和两个基准电压比较，当TH 2/3V 时，A1输出高电平；当TR2VCCVCC/3VCC/3UO001保持T导通导通截止12VCC/312VCC/3保持3.2走时电路设计 3.2.1模块电路及参数计算 走时电路包括秒计时器、分计时器、时计时器，每一部分由两片计数器级联构成。模块电路如下。 3.2.2工作原理和功能说明 秒计时器 秒计数器由十进制与六进制级联而成，两片74LS163 和一片7

7、4LS20与非门实现。模60分成个位和十位，个位模10，十位模6。个位从0000计数到1001，利用清零端将个位从0000重新开始计数，同时将1001信号作为一个CP脉冲信号传给十位，让十位开始从0000开始计数。以此规律开始计数，直到十位计数到5，个位计数到9时，通过十位的清零端将十位清零，重新开始计数，并将此信号作为一个CP脉冲信号传给分计数器。 分计时器 同秒计时器。 (3)时计时器 时计数器是模24计数器，电路计数显示0023，由两片74LS160和一片74LS00与非门实现。个位由74LS160制成模10计数器，十位由另一片74LS160制成模为3的计数器将个位芯片的 Q1信号与十位

8、芯片的Q2信号提取出通过与非门，将信号分别给十位和个位的清零端，计数到23时两片芯片同时清零。个位的进位端与高电位与非后把信号作为CP脉冲信号传给十位CP端。 (4)译码显示电路 用译码器74LS48对计数结果进行译码，译码后在共阴极数码管上显示。 3.2.3器件说明 74LS163结构图和功能表 74LS160结构图和功能表 3.3时间校对电路 3.3.1工作原理和功能说明 将所需要校对的时或分计数电路的脉冲输入端切换到秒信号，使用快脉冲计数，到达标准时间后再切换回正确的输入信号。 3.4闹钟电路设计 3.4.1模块电路及参数计算 闹钟设计模块电路如下图 74LS123控制报时时间长短相关参

9、数计算。 取RT=51K，CT=220uF TW= 0.28 RT*CT* TW 3.18 S 3.4.2工作原理和功能说明 使用1片74LS138，1片74LS42分别将小时的十位和个位的进行译码，小时十位为02，3-8译码器只使用前2个输入端，小时个位为09，4-10译码器只使用前3个输入端。 设定起闹点，将十位和个位相关输出分别与高电位经过与非的结果再与非，最后将信号传给74LS123. 用74LS123构成单稳态触发器，控制起闹时间的长短。74LS123 内部包括两个独立的单稳态电路。单稳输出脉冲的宽度，主要由外接的定时电阻( RT )和定时电容( CT )决定。单稳的翻转时刻决定于

10、A、B、CLR 三个输入信号。 3.4.3器件说明 74LS138管脚图和功能表 74LS42管脚图和功能表 74LS123的管脚图和功能表 4.1整机电路图 4.2元件清单 电阻：1K(DP) 1只 1.5K 1只 2.4K 1只 51K 1只 300 4只 电容：220uf 2只 0.01uf 1只 芯片：74LS163 4片 74LS160 2片 74LS48 4片 4LS123 1片 74LS138 2片 74LS42 1片 74LS00 3片 LM555 1片 74LS20 1片 蜂鸣器： 1只 共阴极数码管： 4只 导线：7种颜色各一米。 第五部分 安装调试与性能测量 5.1安装电

11、路 电路安装要求 芯片布局要合理，凹槽朝统一方向，以免电源与地线接反 导线颜色使用要规范，5V电源线使用红色导线连接；地线使用黑色导线；其它信号线使用除红黑颜色以外的导线。 导线要横平竖直紧贴面包板，不要从集成块上跳线，要连接可靠 线路连接时要按信号的流向逐级连接，交叉线尽可能少。 5.2电路调试 5.2.1调试步骤及结果 采用逐级调试的方法 确保秒信号正常 调试秒计数器 调试分计数器，可将秒信号作为分计数器的CP脉冲 调试小时计数器，可将秒信号作为小时计数器的CP脉冲 调试闹钟电路 5.2.2故障分析及处理 将秒信号接入示波器，与标准信号对比，出现误差，但在允许范围之内。 秒信号接入脉冲后发

12、现不向分进位，经过再一次排查检查电路发现秒时钟的各位未向十位输入脉冲。 插上电源后发现分信号的信号紊乱，从乱码起跳，而且十位不清零。于是我们对分的模六十进行单脉冲检测，在检查分信号个位时发现，从乱码起跳，后就为09正常，起初以为是新片坏了，换了芯片后还是从乱码起跳，后进行接线检查等，还是查不出原因，最后我们从新审查电路的设计和连接，发现输出进行与非的信号高低位接反，改正后个位跳砖正常。而后对分信号的十位进行检查。 发现输入脉冲虚接。 刚接通电源时，小时计数器十位显示7，后给予清零信号后显示恢复正常。将秒脉冲接到小时计数器的个位CP端，在进位时发现23：00时不能同时清零。对模二十四的设计进行分

13、析发现接线错误，后经过改正清零正常。 在检测电路的过程中发现数码管不能正常显示的状况，经检验发现主要是由于接触不良的问题，其中包括线的接触不良和芯片的接触不良，在实验过程中，数码管有几段二极管时隐时现，有时会消失。用5V电源对数码管进行检测，一端接地，另一端接触每一段二极管，发现二极管能正常显示的，排查导线把接触不好的线重新接过后发现能正常显示了。 仿真调试与分析 首先按space，则电路开始计数，数码管显示时间。 当要调时、分、秒，则按0进入校准时间，然后由数字1、2、3分别调整时间秒、分、时。再按0进入计时，总之，0键就是在校准与计时之间切换的功能键。 开始时计时： 按0进入校准： 再按0

14、进入计时： 按space切换至显示闹钟起闹时间， 起闹时间秒不计，所以恒为FF。按4、5调整闹钟起闹时间的时、分 此时起闹的时间为1点03分。 按space切换至计时状态，此时时间如果是1点03分的话，闹铃响一分钟后熄灭，此时可以按下开关T打开或关闭闹铃 当时间来到分钟为59，秒钟为51的时候，在52、 54、 56、 58 闹铃个响一次，此时接入的是500HZ的脉冲。在00时再响一次，此时接入的是1000HZ的脉冲。 可以按下开关W打开或关闭整点报时功能。 第六部分 课程设计总结 做集成数字式闹钟这个实验，跟我同组的包括我在内共有三个同学，对于设计任务，我们进行了一些详细的分工合作。首先是收

15、集资料，我们上网页搜索，去了好几次图书馆，在闲暇的时候我们也在讨论这个问题该怎样解决就这样我们描绘出了大致的设计思路，进而画出了我们需要的设计原理图。通过本次的课程设计，觉得自己也锻炼到了不少的经验： 首先，资料查找是一个至关重要的问题。在这次设计过程中，觉得最开始的突破口就是从资料入手，不然真会觉得束手无策的。通过查找相关书籍，不但可以从中提取一些重要的资料，还让我们学到了如何将学过的知识，更好的有机组合起来运用到实践之中，体会到了学习的乐趣。 其次，细节决定成败。在我们有了有了大概的原理图以后，我们的设计思路也就基本确定了，但是在实际操作的过程中，用仿真软件仿真的时候，总会出现许多不可预知

16、的问题，经过仔细、反复的查看电路的连接之后，才发现其中一些接线是由于粗心，出现了接线端的错误，虽然只是一些小小的失误，但是却影响了整个电路。这正是“细节决定成败”，也让我们懂得了做事情更应该做好充分的准备，明确设计思路，只有这样才能游刃有余。 再次，要注重理论联系实际。在设计电路之初，我们觉得思路上都有点闭塞，不知道该如何下手，但是数字闹钟可能会用到的一些基本电路，如：计时器、分频器、振荡电路等都是我们学过的，只是如何将他们很好的串联起来，实现一个自己所需要的功能，还没有实践过，一时无所适从，在我们经过仔细地反复推敲之后猜发现了突破口。 综上所述，经过本次课程设计，我们收获了很多。发现了不少平

17、时没有注意到的细节问题，我们在解决这些问题的过程中学到了不少我们在课本中没有学到的东西，积累了平时所不曾注意的处理问题的经验，这对自己今后的学习都是有很大的帮助的。同时，在这次实验当中，我们也体验到了，合作的重要性，一个没有联系的团体就像是一盘散沙，每个人都要设身处地的为整个实验着想，不能只顾做自己的，到头来整个电路都连接不上，等于没有做，正所谓“选择比努力更重要”! 所以说，我们从这个课程设计中获益匪浅，我们都有着深刻的体验。我想如果有时间的话我会继续钻研数字电子技术这么有着深刻内涵和底蕴的课程，同时，我也十分希望我们学校能够创造更多的机会，来锻炼我们的亲自动手的能力，多做一下类似的实验，让我们真正领悟数字电子技术这门课程的魅力和精髓所在！