《数电考试复习题.docx》由会员分享，可在线阅读，更多相关《数电考试复习题.docx（11页珍藏版）》请在三一办公上搜索。
1、数电考试复习题数字电路练习题 填空题 1、一个译码器若有60个译码输出端，则译码器地址输入端至少有_个。 2、(1110 0101)2=( E5 )16 3、基本逻辑运算有_三种。 4、数制转换：(31)10=( )2. 5、 TTL门电路的工作电源电压均为，TTL门电路输入端悬空相当于接电平。 6、n个变量的函数的全体最小项之或恒为，任何两个最小项之与恒为。 7、触发器按逻辑功能可分为、和等五种。 8、时序逻辑电路当前输出不仅与当时的有关，而且还与过去时刻的有关。 9、时序逻辑电路按状态变化的特点,可分为 _时序电路和 _时序电路。 一、1、8421BCD=16 。 2、16 =2。 3、逻
2、辑变量只有_和_ 两种取值;在正逻辑规定中分别用_和_电平表示.。 4、TTL与非门的输入端悬空相当于加 电平。 5、在函数F=AB+CD的真值表中，F=1的状态共有 个。 6、一个四位二进制递减计数器的初态为1100，经过三个计数脉冲后，该计数器的状态为 。 7、 “与非”门的逻辑功能是有0则输出为_，全部为1则输出为_。 8、 n个变量的函数的全体最小项之或恒为_，任何两个最小项之与恒为_。 9、 同步RS触发器的特性方程是。 10、当逻辑函数有n个变量时，共有 个变量取值组合 11、完成数制转换10 = 2=16。 12、最基本的逻辑关系有_ _ 逻辑_ _ 逻辑和_ _逻辑三种。 13
3、、任意时刻的输出信号仅仅取决于当时 信号的电路叫做组合逻辑电路。 14、一个译码器若有60个译码输出端，则译码器地址输入端至少有_ _个。 15、逻辑函数的表示方法有 、 、 和 等。 16、J-K触发器的特征方程为 ，D触发器的特征方程为 。 17、TTL门电路的工作电源电压均为 。 18、触发器按逻辑功能可分为 、 、 、 、和 等五种。 二、判断题 1、循环码具有任何相邻码只有一位码元不同的特性。 2、 逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。 3、 一般TTL门电路的输入电压为+12V。 4、 对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转
4、一次 5、 D触发器可以转化为基本RS触发器 6、 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。 7、 共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。 8、 同步时序电路具有统一的时钟CP控制。 9、 时序电路的输出只于输入信号有关 10、触发器也是时序电路 1、循环码具有任何相邻码只有一位码元不同的特性。 2、 逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。 3、 一般TTL门电路的输入电压为+12V。 4、 对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次 5、 D触发器可以转化为基本RS触发器 6、逻
5、辑函数的卡诺图中，几何相邻必然逻辑相邻。 7、Moore型时序逻辑电路的输出不仅取决于电路的现态，还取决于当前电路的8、 9、触发器属于时序电路。 10、计数器自启动就是指其能从无效的状态跳转回有效状态。 11、设计一个3进制计数器可用2个触发器实现 12、 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。 13、 共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。 14、 同步时序电路具有统一的时钟CP控制。 15、 时序电路的输出只于输入信号有关 16、触发器也是时序电路 二、单项选择题 1、具有置0置1保持和计数翻转功能的触发器叫_ A. JK触发器
6、 B. D触发器 C. T触发器 D. RS触发器 2、四变量逻辑函数Y(ABCD)的最小项m8为 。 A. ABCD B. ABCD C. ABCD D. ABCD 3、电路如图2.13所示，输出端L的表达式为 。 A. L=A+B+C B. L=ABC AC. L=ABC D. B L=ABC L C 图2.13 4、符合右图真值表的门电路是_ U?B74LS0474LS00U?A56187B Y A、与门 B、或门 A C、非门 0 0 0 0 1 1 1 0 1 1 1 1 5、触发器与组合电路比较 A、 两者都有记忆能力 B、 组合逻辑电路有记忆能力 C、 触发器有记忆能力 6、已知
7、Y=AB+B+AB+A，下列结果正确的是 A Y=A BY=B CY=B+A DY=1 7、TTL集成门电路的输入端悬空，逻辑上相当于。 A、接地 B、高电平 C、低电平 D、不定态 8、属于时序逻辑电路的是。 A、门电路 B、编码器 C、计数器 D、译码器 9、函数F=AB +AB转换成或非或非式为 A、A+B+A+B B、A+B+A+B C、AB+AB D、 A+B+A+B 10、最小项ABCD的逻辑相邻最小项是。 ABCD B、ABCD C、ABCD D、A、ABCD 11、一个16选1的数据选择器，其地址输入端有( )。 A1个 B. 2个 C4个 D8个 12、下列描述不正确的是 A
8、D触发器具有两个有效状态，当Q=0时触发器处于0态 B移位寄存器除具有数据寄存功能外还可构成计数器 C主从JK触发器的主触发器具有一次翻转性 D边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触 13、具有置0置1保持和计数翻转功能的触发器叫_ A. JK触发器 B. D触发器 C. T触发器 D. RS触发器 14、对于电平控制RS型F-F，若要求其输出“1”状态不变，则输入RS应为。 A、RS=X 0 B、RS= X1 C、RS=1X D、RS=0X 15、多谐振荡器与单稳态触发器的区别之一是( ) A.前者有2个稳态，后者只有1个稳态 B.前者没有稳态，后者有2个稳态 C.前者没
9、有稳态，后者只有1个稳态 D.两者均只有1个稳态，但后者的稳态需要一定的外界信号维持 1、若输入变量A、B为1时，输出F=0，则输入与输出不可能的关系是。 A、异或 B、与非 C、同或 D、或非 2、以下式子中不正确的是 A1AA BAA=A CA+B=A+B D1A1 3、已知Y=AB+B+AB下列结果中正确的是 AYA BYB CYAB DY=A+B 4、已知二变量输入逻辑门的输入A、B和输出F的波形如图所示，判断是逻辑门的波形。 A、与非门 B、异或门 AC、同或门 D、或非门 BF 5、只具有置0和置1功能的触发器叫_ A. JK触发器 B. D触发器 C. T触发器 D. RS触发器
10、 6、用n个时钟触发器构成计数器，可得到最大计数长度是。 A、n B、2n C 、2n n D、2-17、要使JK型触发器的输出Q在连续CP作用下为0，输入信号JK应为。 A、00 B、01 C、10 D、11 8、以下错误的是 A数字比较器可以比较数字大小 B实现两个一位二进制数相加的电路叫全加器 C实现两个一位二进制数和来自低位的进位相加的电路叫全加器 D编码器可分为普通编码和优先编码器 9、对于同步时钟RS型触发器，若要求其输出“0”状态不变，则输入RS应为。 A、RS=X 0 B、RS=0X C、RS=X1 D、RS=1X 10、多谐振荡器有 A、两个稳定状态 B、一个稳定状态，一个暂
11、稳态 C、两个暂稳态 D、记忆二进制数的功能 三、逻辑函数化简题 2、把逻辑函数F=ABC+ACD+AC+CD化简为最简与或式。 3、把逻辑函数F=BC+CD+AC+ACD 化简为最简与或式。 1、用卡诺图法化简函数F(A，B，C，D)=BC+D+D(B+C)(AD+B),求出最简“与或”表达式 2、Y=CD(AB)+ABC+ACD，给定约束条件为ABCD0 四、逻辑电路设计题 1、(8分)如图所示为一门电路的输入信号波形，试画出这一门电路的输出波形。 A B Y & C A B C Y 2、由边沿JK触发器组成的逻辑电路如下图“1”“1”JKQQCPQ(a)所示，试对应CP波形画出Q的波形，
12、并分析其逻辑功能。 3、画出Q输出波形：初始状态为0 QaQbQc DDDCPCP CP (b)(c)(d )CP“0”Qd根据给出波形图，画出下降沿触发的边沿D 型触发器的Q端波形。 Q 4、用与非门设计四变量的多数表决电路。当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其它状态时输出为0。要求： (1)列出真值表 (2)写出逻辑函数 (3)画出逻辑电路图。 五、逻辑电路分析题 20试分析如图6.20所示时序逻辑电路，画出时序图和状态转换图，指出电路的逻辑功能。 图6.20 1请用74LS138设计一个三变量的多数表决电路。具体要求如下： 输入变量A、B、C为高电平时表示赞同提案 当有多数赞同票时提案通过，输出高电平 74LS138的逻辑功能及引脚图如下： 74LS138译码器真值表 输 A2A1出 A0 全1 0 1 全1 Y=0，1 0 0 0 0 其余为211 试分析如图Y=mm ，其余6.21所示时1 0 为1 序逻辑电路，画出时序图和状态转换图。 图6.21 STS1+S20iii22、由十进制计数器74160和8选1数据选择器74LS251组成的逻辑电路如图6.22所示，试画出在CLK信号连续作用下输出端Z的波形，并求输出信号的频率与时钟脉冲的关系。 图6.22
