《基于93000ATE系统的高速高分辨率ADC集成芯片测试技术研究课件.ppt》由会员分享，可在线阅读，更多相关《基于93000ATE系统的高速高分辨率ADC集成芯片测试技术研究课件.ppt（24页珍藏版）》请在三一办公上搜索。
1、基于93000ATE系统的高速高分辨率ADC集成芯片测试技术研究,测试结果与工作总结,课题背景及意义,ATE测试技术简介,ADC相关测试理论,测试方案设计与实现,主要内容,ADC应用,ADC在信息产业技术的多个领域中得到了广泛的应用。,ADC发展,随着IC产业的飞速发展，ADC朝着高速和高精度方向发展。,ATE应用,所有的商用化芯片最终都要依赖于ATE设备进行量产测试。,ATE发展,各类ATE测试系统的性能提升明显落后于ADC产品性能的发展.,课题意义,基于现有ATE测试系统，配合研究开发高性能的外加模块将是一种可能的优化方案。,课题背景及意义,主要vendor,ATE(Automatic T
2、est Equipment）是自动化测试设备的英文缩写，是一种通过计算机控制进行器件、电路板和子系统等测试的设备。ATE设备通过计算机编程取代人工劳动,自动化的完成测试序列。,ATE测试技术简介,Verigy93000测试机,ATE测试技术简介,动态参数信噪比(SNR)、总的谐波失真(THD)、有效位数(ENOB)、无杂散动态范围(SFDR)、信号噪声失调比(SNDR)、动态范围（DR）、交调失真(IMD)、输入带宽等等。,静态参数分辨率、精度、失调(或零点)误差(Offset Error)、增益误差(Gain Error)、积分非线性误差(INL)、微分非线性误差(DNL)及温度系数等。,A
3、DC主要测试参数,ADC相关测试理论,ADC静态参数测试-码密度直方图测试法,ADC动态参数测试-FFT测试法,相关采样定理-,频谱泄露与窗函数技术,ADC相关测试理论,在高速高分辨率ADC测试中，主要有两方面因素影响其测试指标性能。输入信号的质量ADC采样时钟的抖动 而且随着输入信号频率的提高时钟抖动问题对ADC信噪比的影响将会越来越明显。,影响ADC测试性能的主要因素,ADC相关测试理论,输入信号对ADC测试性能的影响,ADC相关测试理论,输入时钟对ADC测试性能的影响,ADC相关测试理论,分辨率为12bit、最高采样速率为125MHz、输入带宽为650MHz,测试方案设计与实现,测试用A
4、DC-AD9233,ADC单端输入,ADC差分输入,ADC输入电路设计,测试方案设计与实现,ADC输入电路设计,测试方案设计与实现,阻容无源网络,变压器,放大器,ADC时钟电路设计,测试方案设计与实现,可能的信号源,可能的时钟源,测试方案设计与实现,测试方案最终版schematic,测试方案设计与实现,测试结果与工作总结,Filter测试结果,Jitter测试结果,93K数字通道Jitter测试结果,Crystal Jitter测试结果,测试结果与工作总结,ADC静态参数测试结果,测试结果与工作总结,ADC低频动态参数测试结果,测试结果与工作总结,ADC高频动态参数测试结果,测试结果与工作总结,ADC高频动态参数测试频谱图对比,AD9779A信号源,E8267D信号源,Crystal信号源,测试结果与工作总结,已解决的几个关键技术问题：从理论上分析证明了影响测试ADC最为关键的两个外 在因素，即采样时钟抖动(Jitter)和测试输入信号自身质量对测试结果的影响；验证了满足量产要求的时钟源、信号源技术方案与器件选择问题；实现了增加窗函数条件下SNR、THD等参数计算算法及验证；实现了与ATE不同源(不同步)时钟采集条件下的数据精确采集和处理算法。目前仍存在的问题：THD、SFDR、SPUR等参数指标稍微偏高；还没有经过严格的量产测试考验。,测试结果与工作总结,谢谢各位老师!,
