板的堆叠与分层课件.ppt

上传人:牧羊曲112 文档编号:3761890 上传时间:2023-03-20 格式:PPT 页数:46 大小:2.22MB
返回 下载 相关 举报
板的堆叠与分层课件.ppt_第1页
第1页 / 共46页
板的堆叠与分层课件.ppt_第2页
第2页 / 共46页
板的堆叠与分层课件.ppt_第3页
第3页 / 共46页
板的堆叠与分层课件.ppt_第4页
第4页 / 共46页
板的堆叠与分层课件.ppt_第5页
第5页 / 共46页
点击查看更多>>
资源描述

《板的堆叠与分层课件.ppt》由会员分享,可在线阅读,更多相关《板的堆叠与分层课件.ppt(46页珍藏版)》请在三一办公上搜索。

1、PCB和信号完整性 by WZK,板层结构布局布线电源/地层敷铜,PCB板层结构,地层和电源层的电容模型层间距小堆叠面积大层电容越大环流越小抑制越有效,PCB板层结构层电容,地层和电源层间距引起层电容的容值变化E=2.8 H=0.6mm C=0.2022nF E=9.6 H=1mm C=0.4159nF,PCB板层结构层电容,PCB的介电系数影响,电源/地层间距的影响,电源/地层相邻 整板EMC较大,SI性能较好 层间串扰小 环流环路小电源和地层在两个表层整板EMC较小,SI性能较差交互电容增大,层间串扰增大最大的环流阻抗失控,地层/信号层间距的影响,地层与信号层分别为14.4mils、7.2

2、mils、3.6mils被干扰的近端和远端串扰强度,地层/信号层间距的影响,地层与信号层分别为14.4mils、7.2mils、3.6mils被干扰的近端和远端串扰波形,地层/信号层间距的影响,地层与信号层分别为14.4mils、7.2mils、3.6mils被干扰的近端和远端串扰波形,PCB板的堆叠与分层,双面板,此板仅能用于低速设计。EMC比较差。四层板。由以下几种叠层顺序。,第一种情况,是四层板中理想的一种情况。因为外层是地层,对EMI有屏蔽作用,同时电源层同地层也可靠得很近,使得电源内阻较小,取得最佳郊果。但当本板器件密度比较大时不能保证第一层地的完整性,这样第二层信号会变得更差;信号

3、层相邻层间串扰增大。,PCB板的堆叠与分层,第二种情况,是常用的一种方式。因为在这种结构中,有较好的层电容效应,整个PCB的层间串扰很小。信号层能够映射了完整的平面,能够取得较好的信号完整性。在此种结构中,由于信号线层在表层,空间辐射强度增大,需加外加屏蔽壳,才能减少EMI。第三种情况,电源和地层在表层,信号完整性较好。S1层上信号线质量最好。S2次之。对EMI有屏蔽作用。但环流环路较大,器件密度大小直接影响PCB的信号质量,信号层相邻有不能避免层间干扰。总体上不如第一种板层结构,除非是对电源功率有特殊要求。,PCB板的堆叠与分层,六层板 由以下几种叠层顺序。,A种情况,是常见的方式之一,S1

4、是比较好的布线层。S2次之。注意S2S3层的层间串扰。S4层如果没有器件,就少走信号线。多一层地。,PCB板的堆叠与分层,B种情况,S2S3层信号完整性好,S2层为好的布线层,S3层次之。电源平面阻抗较好,层电容较大,利于整板EMI抑制。但S1S2和信号层相邻,有较大层间干扰,且离电源和底层较远,EMI空间辐射强度较大,需要外加屏蔽壳。C种情况,这种情况是六层板中最好的情况,S1,S2,S3都是好的布线层。电源平面阻抗较好。美中不足的是S4层离参考层远。D种情况,在六层板中,性能虽优于前三种,但布线层少于前两种。此种情况多在背板中使用。,电源布局,电源布局尽量采用星形,少用菊花链布局,减少电源

5、的公共回路。电源的输入和输出分开布局,避免串扰 主PMU芯片,Charger芯片,背光芯片,5V升压芯片需要放置屏蔽壳内 供各个功能模块使用的电源芯片需要就近放置在模块电源端,注意电源走线避开射频区域 电感器件不要靠近并排摆放,形成互感 电容、电感摆放要靠近芯片管脚并有利于电源的单点接地。,电源布局,菊花链和星形走线,电源布局,LDO器件布局,LDO器件布局,LDO器件布局,DCDC器件布局,保持通路在Vin、Vout之间,Cin、Cout接地很短,以降低噪音和干扰;R和C的反馈成份必须保持靠近VFB反馈脚,以防噪音;大面积地直接联接2脚和Cin、Cout的负端,DCDC器件布局,SW vs

6、L1 距离4mm Cout vs L1 距离4mmSW、Vin、Vout、GND 的线必须粗短,高速器件布局,DDR,SDRAM,NAND FLASH 靠近CPU放置,相对集中在屏蔽壳内摆放,并注意CPU的Memory出线方向,减少线长和交叉线数量。相邻层是完整地镜像 屏的插座应顺着CPU出线的方向,中间的RC滤波器件尽量放在CPU侧 高速器件(MCP,CPU,屏的插座)远离天线及模块 如果高速器件离RF模块和天线较近(200mils以内),请将信号的过孔(尤其是SDRAM的时钟SDCLK)远离RF模块和天线,远离1/2芯片长度,如果无法避免,在背面露铜用于贴屏蔽贴.,高速器件布局,低频的最小

7、电阻路径和高频的最小电感路径,高速器件布局,左边的是电容在芯片Pin与Via之间,环路较小,右边的是Via在power Pin与电容之间,增大了环路大小,去藕效果较差,应避免,射频模块布局,RF模块和天线不要正对主屏蔽壳的内凹角,和RF模块相邻的屏蔽壳边需要加焊。,射频模块布局,RF模块和天线周边不要有金属器件,其它金属器件影响天线的频率点,阻抗等参数,模块电源布局,模块电源旁路电容布局,PCB布线 传输线,传输线要求走线线宽一致,拐线时尤其要注意,PCB布线 传输线,传输线怕过孔引起的阻抗突变,信号线CLK,RGB RAM BUS 总 VIA不要超过4个,PCB布线 传输线,传输线即使很短的

8、桩线也会有反射,PCB布线 串扰,平行走线的串扰电流走向反向电流的平行线串扰更大,PCB布线 串扰,平行走线的串扰线间距和平行线长串扰强度和走线长度成正比,和间距成反比,PCB布线 串扰,串扰强度和频率正比,PCB布线 串扰,减少串扰措施 加大线间距,减小线平行长度,必要时可以以jog方式走线;加入端接匹配可以减小或消除反射,从而减小串扰;信号层限制在高于地线平面10mil以内;在串扰较严重的两条线之间插入一条地线,可以起到隔离的作 用,从而减小串扰。,PCB布线 串扰,减少串扰措施 信号线(CLK,audio,video,RESET,USB)用3W法则,70%的电场不互相干扰 USB差分线对

9、间距为air gap USB的线宽W,与其他的信号线的间距为2W音频等模拟信号一般使用5W法则,用铺铜屏蔽隔离,PCB布线 串扰,减少串扰措施 避开噪声源电感、晶体肚子邻近表层严禁走线打过孔。CPU肚子邻近表层不要穿线。,PCB布线 环流,信号线和信号回流构成电流环路,布线要遵循环流最小原则,PCB布线 过孔,高速信号线换层时附近要有地孔提供回流环路 整板要有地孔阵列保证整板阻抗小,回环小。,PCB布线 过孔,高速信号线换层时附近要有地孔提供回流环路,PCB布线 地屏蔽,对噪声敏感的电路考虑用地屏蔽,在信号层的四周布宽度大于50mail地线,地孔间距小于300mail。,PCB布线 地屏蔽,电

10、源线不要走表层,利用表层作地屏蔽。PG728D01B VPack+走在表层,1.57542GHz附近噪声很大,导致GPS信号很差,PCB布线 地屏蔽,信号线不要走表层,利用表层作地屏蔽。无法避免时尽量放置屏蔽壳内malata 画的74306LCD的排线,在滤波之前就出现在表层,导致辐射超标,PCB布线 地屏蔽,多层PCB中,电源平面尺寸比地平面尺寸内缩相互间距地20倍。通过20-H规则,单板边缘辐射可减小80。将电源的外层用地包起来,并打上GND VIA以减少power辐射,PCB敷铜 地分割,信号线跨越分割地,引起的空间辐射场强,PCB敷铜 地分割,信号线跨越分割地,走线下要有地桥已减小回流,PCB敷铜 地分割,信号线跨越分割地,走线下要有地桥已减小回流,PCB敷铜 孤铜,孤铜超过150mils(尤其是表层)不能打GND VIA,将该区域删除,以免形成悬空的天线。,

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 生活休闲 > 在线阅读


备案号:宁ICP备20000045号-2

经营许可证:宁B2-20210002

宁公网安备 64010402000987号