《多通道高密度的TDCFPGA主要指标时间测量精度课件.ppt》由会员分享，可在线阅读，更多相关《多通道高密度的TDCFPGA主要指标时间测量精度课件.ppt（37页珍藏版）》请在三一办公上搜索。
1、主要内容,基于进位延时单元内插的TDCFPGA10 ps 高精度 TDCFPGA IP基于TDCFPGA 的通用模块16通道 100 ps TDCFPGA通用插件高密度高精度时间测量插件 基于ACTEL 的TDCFPGA高精度时间测量技术的应用,基于进位延时链的TDCFPGA工作原理,Coarse Counter(Coarse Time)+Time Interpolation within one clock period(Fine Time),(a),(b),时间内插技术在FPGA 中的实现方法,采用FPGA 内的进位延时单元实现内插,b)Carry chain of a multi-bit
2、 adder,a)Carry-in in a Slice,c)Rout in a SLICE,基于FPGA进位单元的TDC研究进展,2005年：100 ps Bin Size,50 ps RMS;TNS Vol.53,Issue 1,Part 2 国际上第一次采用进位延时单元实现时间内插2009年：50 ps Bin Size,20 ps RMS;TNS Vol.57,Issue 2,Part 1 时间测量性能修正算法：自校准，温度和电压变化补偿2011年：10 ps Bin Size(Effective),10 ps RMS TNS Vol.58,Issue 4,Part2 基于吴进远的Wa
3、ve Union TDC，进行了深入分析和改进,1:Unleash,1,2,Device:EP2C8T144C6Plain TDC:Max.bin width:160 ps.Average bin width:60 ps.Wave Union TDC A:Max.bin width:65 ps.Average bin width:30 ps.,WaveUnion TDC by J.Wu,WaveUnion TDC 国内外现状,德国GSI:WaveUnion Type A:10 ps RMS IEEE TNS Vol.58,Issue4,Part 1,pp.1547-1552清华:WaveUni
4、on Type A:20 ps RMS IEEE NSS/MIC 2010,pp.396-399高能所：科大:WaveUnion Type B:10 ps RMS IEEE TNS Vol.58,Issue4,Part 2,pp.2011-2018,INV+Delay+MUX,Wave Union Launcher,10-ps TDCFPGA工作原理,10-ps FPGA TDC的主要特性,WaveUnion Launcher内嵌在进位链，不占用额外资源无限振荡次数(N)Bin Size,RMS v.s.N主要技术指标 9 独立通道，60%逻辑资源(XC4VFX60)24 Bits 粗计数，1
5、68 ms 动态范围 10 ps RMS,Bin size 10 ps(N=4),10-ps TDCFPGA 的数据处理,N times Oscillation,RMS timing precision(delay)vs.N，误差主要来自：Non-uniformed distribution of the carry chain delay(cell)Random uncertainty of the oscillation period(osc)Other contributors,e.g.the steady of the clock(other)Three possible cases:
6、Case 1:osc cell,10-ps TDC 的时间测量分析,时间测量精度仿真和测试的比较,Test:RMS vs.N,Case 1:osc cell,3,2,1,Simulation:RMS vs.N,Actual implementation falls in to Case 2,(a),(b),(c),10-ps TDCFPGA 应用考虑,Pros and Cons Larger N results in smaller bin size,lower timing precision Larger N results in larger dead time(N+1)*TCLK,No
7、 Averaging,N=4,主要内容,基于进位延时单元内插的TDCFPGA10 ps 高精度 TDCFPGA IP基于TDCFPGA的通用模块16通道 100 ps TDCFPGA通用插件高密度高精度时间测量插件 基于ACTEL 的TDCFPGA高精度时间测量技术的应用,基于FPGA 的高性能时间测量插件研制,50 ps RMS,100 ps Bin NIM,USB,other platforms 16 Channels,170 ms Dynamic range single-ended input,Range from-5V5V,with on-board fast discriminat
8、or,TDC Logic IP Design,+Trigger Matching 170 ms Dynamic range LVDS input 9 Channels in XC4VFX60,20 ps RMS,50 ps Bin cost less than 20%of the total logic elements(total 50k LUTs and Registers available in XC4VFX60)10 ps RMS,12 ps Bin,cost 60%of the total logic elements,基于FPGA 的高性能时间测量插件研制,温度补偿,TDCVir
9、tex 5 FPGA通用高性能插件(PXI,VME)25 ps RMS,30 ps Bin 170 ms Dynamic range LVDS input,16 channels,on PXI,VME Trigger Matching,RMS:14 ps,基于FPGA 的高性能时间测量插件研制,TDCFPGA PXI Module,TDCFPGA Test Setup,RMS:14 ps,USTC基于FPGA 的高性能通用时间测量插件,TDCFPGA VME Module,多通道高密度 TDCFPGA,较高的集成度单板单FPGA实现64个TDC通道粗-细结合的时间测量计数器实现“粗”时间测量大
10、动态范围时钟分相技术实现“细”时间测量较高时间测量精度,64通道TDC,多通道高密度的TDCFPGA主要指标,时间测量精度：1s通道数：64时间测量通道资源占用：逻辑资源占用56%，全局总线占用25%基于VIRTEX4系列的XC4VLX60-10FF1148数据输出接口：USB传输电源提供：外部提供单电源5V，2A已测试的连续稳定工作时间：5小时,时钟分相技术测量细时间,时钟4分相，可以获得1/4时钟周期的 Bin Size利用4个分相时钟驱动锁存器，对Hit进行测量获得“细”时间Hit落入不同的Bin，所对应不同的“细”时间编码,利用流水线结构降低时钟频率A部分输出为4bit*330MHz，
11、变为C部分输出为32bit*41.25MHz降低时钟频率可以提高粗计数器位数，扩展动态范围,时钟分相技术测量细时间,多通道高密度 TDCFPGA测试结果,1,1、通道0与通道1的时间精度2、通道18在分别060ns延迟时的时间精度 最大值为0.42539ns3、利用AFG3252信号源校准TDC的Time Bin 1 Time Bin=0.75767ns,该项目已通过“中国工程物理研究院”验收,各道计数,时间精度RMS,RMS:0.42 ns,Delay(0-60 ns),TDC测量值 ns,信号源延时(0-60 ns),主要内容,基于进位延时单元内插的TDCFPGA10 ps 高精度 FPG
12、A TDC IP基于TDCFPGA的通用模块16通道 100 ps FPGA TDC通用插件高密度高精度时间测量插件 基于ACTEL 的TDCFPGA高精度时间测量技术的应用,空间物理实验中时间测量的特殊要求,特殊要求：元器件的抗辐照性能低空物理实验中的时间测量 PAMELA 实验，时间测量精度50ps AMS-02 Mission，时间测量精度25ps深空物理实验中的时间测量 Cluster、FAST 实验，时间测量精度1ns ROSETTA Mission，时间测量精度2ns嫦娥探月2期探月三维成像敏感器,基于ACTEL FPGA-based TDC,ACTEL FPGA根据内部结构不同F
13、lash型包括IGLOO系列、PROASIC系列、PROAISC3(E)系列等等反熔丝型AXCELERATOR系列、SX_A系列、RTAX_SSL系列等等TDC测量原理：粗计数+细计数细计数：Flash型利用FPGA内部 BufferBin Size440ps（仿真结果为670ps）反熔丝型可利用内部进位链资源仿真结果显示 Bin Size 80ps粗计数：16-bit counter测量时间范围1.6ms,基于ACTEL FPGA-based TDC验证系统,ACTEL FPGA：A3PE1500单芯片实现8-channels高精度时间数字转换利用USB总线实现与上位机的通讯，传输测量数据及
14、控制命令,基于ACTEL TDCFPGA性能,TDC单通道微分非线性和积分非线性,微分非线性最大值100ps，主要分布在50ps的范围内积分非线性最大值也为100ps，主要分布在100ps的范围,时间精度统计直方图RMS130ps,通道间延时与测试精度关系曲线黄线：未修正时间精度蓝线：修正后时间精度修正后测量精度从200ps提高至140ps左右,基于ACTEL TDCFPGA性能,测试框架示意图,主要内容,基于进位延时单元内插的TDCFPGA10 ps 高精度 TDCFPGA IP基于TDCFPGA的通用模块16通道 100 ps TDCFPGA通用插件高密度高精度时间测量插件 基于ACTEL
15、 的TDCFPGA高精度时间测量技术的应用,TDIG插件,1.工作在甚高精度模式下的HPTDC实现高精度的时间测量；2.每个插件用9片HPTDC实现72个通道的高密度测量。,北京BESIII TOF端盖升级,TDIG插件,TDIG插件实物图,1.信号输入-3个高密度连接器-24 通道/连接器,2.时间测量:9 HPTDCs,RMS20ps,4.CPLD-VME 接口，与FPGA通信,3.FPGA-配置 9片HPTDC-读取HPTDC的数据，并 对数据进行组装和打包,TDIG插件的测量结果,延迟线法测量TDIG插件的性能 2011年3月份科大快电子学实验室,某个通道的数据统计直方图,24个通道的RMS值散点图,TDIG插件宇宙线测试,2011年5月份，科大,宇宙线测量结果,某个通道的时间测量精度,24个通道的RMS值散点图,束流实验测试结果,Proton,束流测试的部分结果,2011年6月份，北京高能所,其他应用,中国工程物理研究院64通道TDC 0.75 ns Bin,0.5 ns RMS 德国CBM TOF电子学 16通道TOT测量，30 ps Bin,20ps RMS自由空间量子通信地面验证系统 50 ps Bin,50 ps RMS西藏羊八井LHAASO WCDA18通道数字化插件White Rabbit Project的改进,Thanks！,
